Chris Augusta and Martin Murnane

上電注意事項

在印刷電路板上為電路上電通常被認(rèn)為是理所當(dāng)然的，并且可能導(dǎo)致?lián)p壞以及破壞性和非破壞性閂鎖條件。在開始批量生產(chǎn)之前，這些問題可能不會突出，屆時設(shè)備和設(shè)計的公差將受到考驗。這是危險的流程后期，而且在時間和項目和產(chǎn)品的交付方面非常昂貴。在此階段發(fā)現(xiàn)的錯誤會導(dǎo)致大量修改，包括 PCB 布局更改、設(shè)計更改和額外的異常。

隨著將許多功能塊集成到一個集成電路（IC）中的出現(xiàn)，這導(dǎo)致為這些模塊提供多個有時相等或在許多情況下不同的電壓電源。隨著越來越多的片上系統(tǒng) （SoC） IC 在市場上激增，對特定電源排序和電源管理問題的需求也隨之而來。

ADI公司的數(shù)據(jù)手冊中通常有足夠的信息來指導(dǎo)設(shè)計人員為單個IC確定正確的上電順序。但是，有些IC特別需要明確定義的上電時序。ADI公司的許多IC都是如此，在使用多個電源的IC中也很常見，例如轉(zhuǎn)換器（由模數(shù)轉(zhuǎn)換器（ADC）和數(shù)模轉(zhuǎn)換器（DAC）組成）、數(shù)字信號處理器（DSP）、音頻/視頻、射頻和許多其他混合信號IC。從本質(zhì)上講，任何包含一些帶有數(shù)字引擎的模擬輸入/輸出的IC都屬于這一類，其中可能需要特定的電源排序。在這些IC上，可能有單獨的模擬和數(shù)字電源，有些甚至可能有數(shù)字輸入/輸出電源，詳見以下各節(jié)中討論的具體示例。

本應(yīng)用筆記探討了設(shè)計人員在新設(shè)計中必須考慮的一些更微妙的電源問題，特別是當(dāng)IC需要多個不同的電源時。目前一些更常見的電源是：+1.8 V、+2.0 V、+2.5 V、+3.3 V、+5 V、?5 V、+12 V和?12 V。

ADI公司在全球提供10，000多種不同的產(chǎn)品，本應(yīng)用筆記的范圍僅針對少數(shù)ADC。但是，這些電源排序考慮因素幾乎可以應(yīng)用于ADI公司的任何混合信號IC。

脈沖星 ADC 示例 — 絕對最大額定值

ADI公司的所有數(shù)據(jù)手冊中均提供絕對最大額定值（AMR）部分。它說明了可以應(yīng)用于器件引腳或外殼的最大電壓、電流或溫度，以避免造成損壞。

AD7654 PulSAR 16位ADC是具有三個（或更多）獨立電源的混合信號ADC的很好的例子。這些ADC需要數(shù)字電源（DVDD）、模擬電源（AVDD）和數(shù)字輸入/輸出電源（OVDD）。由于這些是ADC，因此它們將模擬信號轉(zhuǎn)換為數(shù)字代碼，因此需要一個模擬內(nèi)核來處理輸入的模擬輸入。數(shù)字內(nèi)核為位決策過程和控制邏輯提供動力。I/O內(nèi)核用于設(shè)置數(shù)字輸出的電平，以與主機(jī)邏輯接口（電平轉(zhuǎn)換）。ADC電源的規(guī)格可在各相應(yīng)數(shù)據(jù)手冊的絕對最大額定值部分找到。表1摘自AD7654（修訂版B）數(shù)據(jù)手冊的絕對最大額定值部分。

請注意，表1中的所有三個電源電壓范圍為?0.3 V至+7 V，相對于DVDD和OVDD，AVDD可在+7 V至?7 V之間變化。這確認(rèn)了AVDD是先通電還是DVDD沒有限制。AVDD是先通電還是OVDD也沒有限制。但是，DVDD和OVDD之間存在限制。由于規(guī)范規(guī)定 OVDD 的最大電壓只能比 DVDD 大 0.3 V，因此 DVDD 必須在 OVDD 之前或同時上電。如果 OVDD 首先上電（例如 5 V），則 DVDD 在上電時將比 OVDD 小 5 V，因此不符合絕對最大額定值并可能損壞設(shè)備。

模擬輸入INAx，INBx，REFx，INxN，REFGND有一個限制，因為這些輸入不能超過AVDD + 0.3 V或AGND ? 0.3 V。這表明，如果在AVDD之前存在模擬信號或基準(zhǔn)源，則模擬內(nèi)核極有可能在閉鎖狀態(tài)下上電。這通常是一種非破壞性條件，但通過AVDD的電流很容易上升到正常電流的10×并導(dǎo)致ADC變得非常熱。在這種情況下，內(nèi)部靜電放電（ESD）二極管變?yōu)檎蚱?，進(jìn)而為模擬電源上電。為糾正此問題，ADC的電源時序與輸入和/或基準(zhǔn)電壓源處于未上電或斷開狀態(tài)。

以類似的方式，數(shù)字輸入可以是?0.3 V至DVDD + 0.3 V。這說明它們必須小于DVDD + 0.3 V。這表明在上電時，DVDD必須在微處理器/邏輯接口電路之前或同時上電。與前面詳述的模擬內(nèi)核場景類似，這些引腳上的ESD二極管也可能正向偏置，并在未知狀態(tài)下為數(shù)字內(nèi)核上電。

速度更快的PulSAR ADC，如AD7621、AD7622、AD7623、AD7641和AD7643，是該系列中較新的器件，采用2.5 V的較低電壓電源（而AD5為7654 V）。 對于AD7621和AD7623，這些器件具有明確規(guī)定的上電時序。表2摘自AD7621（Rev.0）數(shù)據(jù)手冊的絕對最大額定值部分。

同樣，OVDD在DVDD方面存在限制。絕對最大額定值規(guī)定，OVDD 必須小于或等于比 DVDD 高 0.3 V，而 DVDD 必須小于 2.3 V。一旦DVDD在上電期間達(dá)到2.3 V，該限制將不再適用。如果不遵守此限制，AD7621（和AD7623）可能會損壞（見圖1）。

圖1.可能的上電/關(guān)斷時序—AD7621

因此，可能的通用通電順序如下：AVDD，DVDD，OVDD，V裁判.但每個應(yīng)用程序都是不同的，需要分析。請注意，關(guān)閉設(shè)備電源也與打開設(shè)備電源同樣重要。不要忘記相同的規(guī)格適用。AD7621的經(jīng)典上電/關(guān)斷時序如圖1所示。

如前所述，模擬輸入和基準(zhǔn)電壓源的情況與這些ADC相同。向任何模擬輸入引腳施加電壓都可能導(dǎo)致ESD二極管正向偏置，從而使模擬內(nèi)核處于未知狀態(tài)。

這些ADC的數(shù)字輸入和輸出略有不同，因為這些器件應(yīng)適應(yīng)5 V數(shù)字輸入。這些是AD7654的更快遷移，數(shù)字輸入和輸出都與OVDD電源有關(guān)，因為這可以容納更高的3.3 V電壓。 請注意，數(shù)字輸入限制限制為5.5 V，而AD0中的DVDD + 3.7654 V。

Σ-Δ型ADC示例

AD7794 Σ-Δ型24位ADC是另一個很好的例子。表3摘自AD7794（Rev.D）數(shù)據(jù)手冊的絕對最大額定值部分。

這里出現(xiàn)的問題是關(guān)于基準(zhǔn)電壓的。它必須小于 AVDD+ 0.3 V.因此，AVDD必須在基準(zhǔn)電壓之前或同時上電。

電源排序器

ADI公司提供種類更廣的器件，用于正確排序電源。通常，當(dāng)?shù)谝粋€穩(wěn)壓器的輸出電壓達(dá)到預(yù)設(shè)閾值時，它們工作，并且在使能后續(xù)穩(wěn)壓器上電之前出現(xiàn)時間延遲。斷電期間也會發(fā)生類似的過程。它們還可用于對電源良好信號等邏輯信號進(jìn)行排序，這些信號可能會對設(shè)備或微處理器進(jìn)行復(fù)位，或者簡單地指示所有電源都有效。ADI公司的電源時序控制器可在 http://www.analog.com/sequence 找到。

建議

如今，大多數(shù)具有高速和低功耗要求的電路都需要PCB上的多個電源，例如+1.8 V、+2.0 V、+2.5 V、+3.3 V、+5 V、?5 V、+12 V和?12 V。需要正確可靠的上電和關(guān)斷順序，并且必須進(jìn)行徹底分析。離散地執(zhí)行此操作變得越來越困難。電源時序控制IC是電源時序的解決方案，其中代碼更改可以更改序列的順序，而不是PCB上的布局更改。

審核編輯：郭婷