1、門電路

數(shù)字電路的基礎(chǔ)就是門電路，數(shù)字電路中用以實(shí)現(xiàn)基本邏輯運(yùn)算和符合邏輯運(yùn)算的單元電路稱為門電路，在電子電路中，用高低電平分別表示1和0兩種狀態(tài)，反映到電子電路中實(shí)際就是晶體管的導(dǎo)通與截止，但是單開關(guān)電路的主要缺點(diǎn)是功耗比較大，為了克服這個(gè)缺點(diǎn)，將單開關(guān)電路中的電阻用另外的一個(gè)開關(guān)代替。

（1）二極管與門

最簡單的與門可以采用二極管和電阻構(gòu)成，下圖所示是一個(gè)二輸入的與門電路。

（2）二極管或門

最簡單的或門也可以采用二極管和電阻構(gòu)成，下圖所示是一個(gè)二輸入的或門電路。

（3）TTL門電路

TTL門電路就是采用雙極性晶體管組成的門電路，之前的模擬電路可以知道，三極管有三種工作狀態(tài)，導(dǎo)通，放大和截止，模擬電路中經(jīng)常利用三極管的放大特性，在數(shù)字電路中則經(jīng)常利用三極管的導(dǎo)通和截止?fàn)顟B(tài)，我們可以來回顧一下模擬電路所學(xué)的知識，

（4）CMOS門電路

與TTL門電路一樣，CMOS也有三個(gè)工作狀態(tài)，即導(dǎo)通，截止和可變電阻狀態(tài)，數(shù)字電路中經(jīng)常用到CMOS的導(dǎo)通和截止?fàn)顟B(tài)，并且現(xiàn)在CMOS的場合也逐漸取代了TTL的場合，這是因?yàn)镃MOS的結(jié)構(gòu)是電壓型驅(qū)動(dòng)，且由于柵極與源極的電阻無窮大（二氧化硅導(dǎo)致的），所以CMOS天生就比三極管要省電的多，并且耐壓范圍寬，便于制作，所以在現(xiàn)在的集成門電路中，CMOS變成了集成電路的主體。

由于CMOS的柵極和源極之間的電阻接近于無窮大，這就導(dǎo)致了做成門電路時(shí)，若柵極懸空，則相當(dāng)于接高電平，而TTL電路若一個(gè)輸入端懸空，則相當(dāng)于接低電平，所以在選用門電路的時(shí)候，必須要根據(jù)芯片設(shè)計(jì)的晶體管還是CMOS來設(shè)計(jì)電路。

盡管CMOS門電路輸入端懸空為高電平，但是由于CMOS的結(jié)構(gòu)導(dǎo)致了制作成的門電路不用的輸入端不允許懸空，因?yàn)榧词购苄〉撵o電附加在柵極上也會(huì)產(chǎn)生高壓導(dǎo)致CMOS擊穿。

（5）漏極開路門OD門

在CMOS電路中，為了滿足輸出電平變化，吸收大負(fù)載電流以及實(shí)現(xiàn)線與連接等需要，有時(shí)候需要將輸出級電路改成一個(gè)漏極開路輸出的MOS管，組成漏極開路輸出（Open—DrainOutput）門電路，簡稱OD門。OD輸出與非門的電路結(jié)構(gòu)如下圖所示。菱形下方的橫線代表輸出低電平時(shí)為低輸出電阻。

OD門工作時(shí)必須將輸出端經(jīng)過上拉電阻接到電源上。

（6）CMOS傳輸門

利用P溝道MOS管和N溝道MOS管的互補(bǔ)特性可以組成CMOS傳輸門，CMOS傳輸門如同CMOS反相器一樣，也是構(gòu)成電路的一種基本邏輯電路，CMOS傳輸門的電路結(jié)構(gòu)和邏輯符號如下圖所示。

由于CMOS的兩個(gè)開關(guān)管的結(jié)構(gòu)形式是對稱的，因此CMOS傳輸門屬于雙向器件，它的輸入端和輸出端也可以互易使用。

（7）三態(tài)門

一般數(shù)字電路的門電路只有兩種形態(tài)，但是存在一種情況，即數(shù)字電路的第三個(gè)狀態(tài)—高組態(tài)，三態(tài)輸出反相器的電路結(jié)構(gòu)如下圖所示。

因?yàn)檫@種電路結(jié)構(gòu)總是接在集成電路的輸出端，所以也將這種電路稱為輸出緩沖器（OutputBuffer）。

在一些比較復(fù)雜的數(shù)字系統(tǒng)中，為了減少各個(gè)單元之間的連接數(shù)目，希望可以用同一條導(dǎo)線分別傳遞若干個(gè)門電路的輸出信號，這時(shí)可以采用下圖所示的連接方式。

圖中的G1~Gn均為三態(tài)輸出反相器，只要工作過程中控制各個(gè)反相器的EN端口輪流等于1，而且任何時(shí)候僅有一個(gè)等于1，就可以輪流的把各個(gè)反相器的輸出信號送到公共的傳輸線—總線上，而互不干擾，這種連接方式稱為總線結(jié)構(gòu)。

利用三態(tài)門還可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸，當(dāng)EN為1時(shí)，G1工作而G2為高組態(tài)，數(shù)據(jù)D0經(jīng)過G1反相后送到總線上去，當(dāng)EN=0時(shí)，G2工作而G1為高組態(tài)，來自總線的數(shù)據(jù)D1經(jīng)過G2反相后送入電路內(nèi)部。

2、組合邏輯電路設(shè)計(jì)方法

根據(jù)邏輯功能的不同特點(diǎn)，可以將數(shù)字電路分為兩大類，即組合邏輯電路（簡稱組合電路，是一種無記憶性質(zhì)的電路）和時(shí)序邏輯電路（簡稱時(shí)序電路，是一種具有存儲(chǔ)功能的電路）。這一章節(jié)主要討論組合邏輯電路的設(shè)計(jì)與分析方法。

（1）分析方法：分析一個(gè)組合邏輯電路通常是從電路的輸入到輸出逐級寫出邏輯函數(shù)式，最后得到表示輸出與輸入關(guān)系的邏輯函數(shù)式，然后用公式化簡法或卡諾圖化簡法得到函數(shù)式的最簡形式，為了使電路的邏輯功能更加直觀，有時(shí)還可以將邏輯函數(shù)式轉(zhuǎn)換為真值表的形式。

（2）設(shè)計(jì)方法：根據(jù)給出的實(shí)際問題，來設(shè)計(jì)某種電路完成這個(gè)功能，這就是設(shè)計(jì)組合邏輯電路時(shí)要完成的工作，這里的“最簡”是指電路所用器件數(shù)最少，器件的種類最少，而且器件之間的連線也最少，組合邏輯電路的設(shè)計(jì)工作通?？梢园凑找韵虏襟E進(jìn)行。

①進(jìn)行邏輯抽象：根據(jù)所需要實(shí)現(xiàn)的功能，列寫真值表。

②寫出邏輯函數(shù)表達(dá)式：根據(jù)真值表列寫出邏輯函數(shù)表達(dá)式。

③選定器件的類型：根據(jù)現(xiàn)有的器件，將邏輯函數(shù)表達(dá)式化為現(xiàn)有器件的邏輯運(yùn)算。

④將邏輯函數(shù)式化簡：這一步是為了用最簡的電路來完成要求的邏輯功能。

⑤根據(jù)化簡后的邏輯函數(shù)表達(dá)式，畫出邏輯電路的連接圖：這一步做完之后，原理性設(shè)計(jì)已經(jīng)完成。

例題分析：設(shè)計(jì)一個(gè)監(jiān)視交通燈工作狀態(tài)的邏輯電路，每一組信號燈均由紅黃綠三種燈組成，正常情況下，任何時(shí)刻必有一盞燈亮，而且只允許有一盞燈亮，而當(dāng)出現(xiàn)其他五種點(diǎn)亮狀態(tài)時(shí)，電路發(fā)生故障，這時(shí)要求發(fā)出故障信號，以提醒維護(hù)人員前去修理。

（3）根據(jù)邏輯最簡表達(dá)式可以畫出最終邏輯電路如下圖所示。

3、編碼器

為了區(qū)分一系列不同事物，將其中的每個(gè)事物用一個(gè)二進(jìn)制代碼表示，編碼器就是把輸入的每一個(gè)高低信號轉(zhuǎn)換為一個(gè)固定的二進(jìn)制編碼，編碼器可以分為普通編碼器（例如8-3編碼器）和優(yōu)先編碼器兩大類，在普通編碼器中，任何時(shí)刻只允許輸入一個(gè)編碼信號，否則將會(huì)影響輸出。

（1） 普通編碼器 （以8-3譯碼器為例）：8-3編碼器是將8位二進(jìn)制轉(zhuǎn)換為3位二進(jìn)制代碼的編碼器，具有8個(gè)輸入，3個(gè)輸出，真值表如下表所示。

根據(jù)上述真值表可以列寫出邏輯函數(shù)表達(dá)式，然后化簡得到以下結(jié)果

根據(jù)邏輯表達(dá)式可以繪制出邏輯電路如下圖所示，為了便于設(shè)計(jì)過程，將8-3編碼器用右邊的元件符號進(jìn)行表示，形成了芯片74HC148編碼器，其中HC代表的是COMS器件。

（2） 優(yōu)先編碼器 ：在優(yōu)先編碼器中，允許同時(shí)輸入兩個(gè)以上的編碼信號，不過在設(shè)計(jì)時(shí)已經(jīng)將所有的輸入信號按照優(yōu)先順序排了隊(duì)，如果幾個(gè)輸入信號同時(shí)出現(xiàn)時(shí)，只對其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。

4、譯碼器

譯碼器的邏輯功能是將每個(gè)輸入的二進(jìn)制代碼解釋成對應(yīng)的輸出高低信號，因此，譯碼器實(shí)際是編碼器的逆運(yùn)算，常用的譯碼器電路有二進(jìn)制譯碼器，二-十進(jìn)制譯碼器和顯示譯碼器三大類。

（1） 二進(jìn)制譯碼器 （以3-8譯碼器為例）：實(shí)際是8-3譯碼器的逆運(yùn)算，工作原理與8-3譯碼器的推導(dǎo)過程相同。常見的二進(jìn)制譯碼器有74HC138譯碼器。

（2） 二-十進(jìn)制譯碼器 ：邏輯功能是將輸入BCD碼的10個(gè)代碼變?yōu)?0個(gè)高低電平輸出信號，常見的二-十進(jìn)制譯碼器有74HC42譯碼器。

（3） 顯示譯碼器 ：一般用于將輸入的BCD碼或者二進(jìn)制代碼變?yōu)轱@示需要用到的二進(jìn)制編碼輸出。

5、數(shù)據(jù)選擇器

在數(shù)字信號的傳輸過程中，需要從一組輸入數(shù)據(jù)中選出某一個(gè)來，這時(shí)，就需要用到一種數(shù)據(jù)選擇器（多路開關(guān)）的邏輯電路，以4選1數(shù)據(jù)選擇器為例，解釋它的工作原理，74HC153是常用的雙4選1數(shù)據(jù)選擇器芯片，邏輯電路結(jié)構(gòu)如下圖所示。

74HC153包含兩個(gè)結(jié)構(gòu)完全相同的4選1數(shù)據(jù)選擇器，兩個(gè)數(shù)據(jù)選擇器有公共的地址輸入端，而數(shù)據(jù)輸入端與輸出端完全獨(dú)立，通過不同的地址代碼，即和的電平組合，從4個(gè)輸入數(shù)據(jù)中選中需要的一個(gè)，并輸出給輸出端Y，圖中的和是附加控制端，用于控制電路工作狀態(tài)和擴(kuò)展功能。

6、加法器

在目前的計(jì)算機(jī)中，所有的計(jì)算都是轉(zhuǎn)化為若干步加法運(yùn)算進(jìn)行的，因此，加法器是構(gòu)成算術(shù)運(yùn)算器的基本單元，加法器可以分為1位加法器（半加器），全加器，多位加法器和超前進(jìn)位加法器四種。

（1）半加器

如果不考慮進(jìn)位問題，只將兩個(gè)二進(jìn)制位想加，稱為半加，實(shí)現(xiàn)這種運(yùn)算的電路稱為半加器，按照二進(jìn)制加法運(yùn)算規(guī)則可以繪制真值表，其中A和B是兩個(gè)加數(shù)，S是相加的和，C是高位的進(jìn)位，真值表如下表所示。

半加器的邏輯電路和元件符號如下圖所示，圖a是邏輯電路，圖b則是元件符號。

（2）全加器

在進(jìn)行2位二進(jìn)制相加時(shí)，除了最低位以外，每一位都應(yīng)該考慮來自低位的進(jìn)位，這種三個(gè)數(shù)相加的電路稱為全加器，根據(jù)以上描述可以列出全加器的真值表如下圖所示。其中A，B是兩個(gè)相加的二進(jìn)制數(shù)，CI代表進(jìn)位輸入，S代表相加的結(jié)果，CO代表進(jìn)位輸出。

（3）多位加法器

兩個(gè)多位數(shù)相加時(shí)每一位都是帶進(jìn)位相加的，所以必須采用全加器，只要依次將低位全加器的進(jìn)位輸出端CO接到高位全加器的進(jìn)位輸入端CI就可以構(gòu)成多位加法器。常見的雙全加器是74LS183，74LS183屬于4位加法器，多位全加器的元件符號如下圖所示。

7、競爭-冒險(xiǎn)

（1）競爭-冒險(xiǎn)的產(chǎn)生原因

在邏輯電路中，輸入端在進(jìn)行電平跳變的時(shí)候，會(huì)產(chǎn)生一個(gè)瞬時(shí)過程，下面詳細(xì)解釋這個(gè)過程，例程電路如下圖所示。

與門電路中，穩(wěn)態(tài)下無論A=1，B=0還是A=0，B=1，輸出均為Y=0.但是再輸入信號A從1跳變?yōu)?時(shí)，如果B從0跳變?yōu)?，A從1跳變到0，并且A的速度比B的速度慢1ms，那么暫態(tài)過程如下表所示

顯然，此時(shí)在1ms時(shí)間點(diǎn)上Y會(huì)輸出1個(gè)高電平的窄脈沖，這個(gè)脈沖是不符合門電路穩(wěn)態(tài)下的邏輯功能的，因此屬于一種系統(tǒng)內(nèi)部的噪聲，我們將門電路的輸入信號同時(shí)向相反的邏輯電平跳變的現(xiàn)象稱為 **競爭** 。而由于競爭導(dǎo)致產(chǎn)生的尖峰脈沖就稱為 **競爭-冒險(xiǎn)** 。

（2）檢查競爭-冒險(xiǎn)的方法（適用于手算）：在輸入變量每次只有一個(gè)狀態(tài)的簡單情況下，可以通過化簡邏輯表達(dá)式判斷競爭-冒險(xiǎn)現(xiàn)象是否存在。如果輸出端門電路的兩個(gè)輸入信號A和是輸入變量經(jīng)過兩個(gè)不同的傳輸途徑而來的，那么這種情況下，A的狀態(tài)改變時(shí)就會(huì)產(chǎn)生競爭-冒險(xiǎn)現(xiàn)象，因此，只要輸出端的邏輯函數(shù)在一定條件下能簡化為或者的形式，則可以判定存在競爭-冒險(xiǎn)現(xiàn)象。

（3）消除競爭-冒險(xiǎn)的方法

①接入濾波電容：利用電容兩端電壓不能突變的特性，可以在輸入端或者輸出端并聯(lián)電容，消除尖峰脈沖。

②引入選通脈沖：在電路中引入選通脈沖，只有當(dāng)指定的電平加在電路中時(shí)，輸入的電平信號才有效，這也是一個(gè)消除競爭-冒險(xiǎn)現(xiàn)象的辦法。

③修改邏輯設(shè)計(jì)：采用增加冗余項(xiàng)的方式來消除競爭-冒險(xiǎn)現(xiàn)象。