插值法幀同步解析
1 運行平臺
硬件：CRD500數(shù)字信號處理板
系統(tǒng)：win7/64；win7/32；win10/64
軟件：Quartus/ModelSimSE/Verilog/Matlab
2 主要功能及性能指標(biāo)
3.2.1主要功能
1）產(chǎn)生基帶原始數(shù)據(jù)
2）幀同步信號提取
3.2.2主要性能指標(biāo)
1) 發(fā)送端
系統(tǒng)時鐘：50MHz
基帶數(shù)據(jù)碼率：195.3125kbps
數(shù)據(jù)內(nèi)容：幀長16位，幀同步字長7位，同步字為1011000
2) 接收端
系統(tǒng)時鐘：發(fā)送端送來的數(shù)據(jù)時或信號，195.3125kbps
同步方式：具有搜索、校驗、同步三種狀態(tài)：幀長、幀同步字、搜索容錯位數(shù)、校核容錯位數(shù)、同步容錯位數(shù)可通過修改程序參數(shù)快速設(shè)置。
3 程序結(jié)構(gòu)框圖說明
幀同步電路系統(tǒng)主要由基帶數(shù)據(jù)生成模塊（pcm.v)、幀同步模塊（FrameSync.v)模塊組成。
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
數(shù)字信號處理
+關(guān)注
關(guān)注
16文章
567瀏覽量
46446 -
系統(tǒng)時鐘
+關(guān)注
關(guān)注
1文章
30瀏覽量
9502 -
幀同步系統(tǒng)
+關(guān)注
關(guān)注
0文章
2瀏覽量
5818
原文標(biāo)題：插值法幀同步（Quartus/Verilog/CRD500）
文章出處：【微信號：杜勇FPGA，微信公眾號：杜勇FPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
基于FPGA的幀同步系統(tǒng)設(shè)計方案
本文介紹了集中式插入法幀同步系統(tǒng)的原理，分析了幀同步系統(tǒng)的工作流程。采用模塊化的設(shè)計思想，利用VHDL設(shè)計了
發(fā)表于 11-11 13:36
?5356次閱讀
FPGA設(shè)計中幀同步系統(tǒng)的實現(xiàn)
本身之間彼此不同的特性實現(xiàn)同步。這里采取第一種方法——連貫式插人法實現(xiàn)幀同步。所謂連貫式插入法就
發(fā)表于 08-11 16:22
FPGA設(shè)計中幀同步系統(tǒng)的實現(xiàn)
本身之間彼此不同的特性實現(xiàn)同步。這里采取第一種方法——連貫式插人法實現(xiàn)幀同步。所謂連貫式插入法就
發(fā)表于 08-11 17:44
labview怎么用插值法選取電腦上excel的數(shù)據(jù)
例如：我電腦上有一個表格表格51015300131622400252831500334149現(xiàn)在我有兩個數(shù)分別是 7和350，怎么查這個表，通過插值法求出值？求大神指導(dǎo)
發(fā)表于 09-21 10:01
幀同步通常采用的方法有逐位調(diào)整法和置位調(diào)整法，對比分析哪個好？
幀同步通常采用的方法有逐位調(diào)整法和置位調(diào)整法，對比分析哪個好？采用置位調(diào)整法設(shè)計幀
發(fā)表于 04-14 06:34
一種基于插值算法符號同步的硬件設(shè)計
提出了一種數(shù)字接收機中符號同步的硬件設(shè)計方案。該方案屬于異步采樣恢復(fù)法，其插值濾波器的設(shè)計采用了理想插值
發(fā)表于 07-05 16:33
?17次下載
幀同步,幀同步是什么意思
幀同步,幀同步是什么意思
在數(shù)字通信時，一般總是以一定數(shù)目的碼元組成一個個的“字”或“句”，即組成一個個的“群”進行傳輸
發(fā)表于 03-17 17:30
?2.4w次閱讀
一種改進的線性圖像插值算法
針對傳統(tǒng)的雙線性插值法在對圖像進行插值后會不可避免的產(chǎn)生邊緣模糊的問題，提出了一種改進的線性插值法
發(fā)表于 08-20 12:01
?29次下載
基于LabVIEW的心電信號插值算法分析
為了在LabVIEW平臺下更方便的處理非均勻采樣的心電信號，文中研究了心電信號的時域和頻域插值算法。首先采用了拉格朗日插值法、牛頓
發(fā)表于 03-15 17:10
?61次下載
插值法幀同步ISE/Verilog/CXD301介紹
同步方式：具有搜索、校驗、同步三種狀態(tài)：幀長、幀同步字、搜索容錯位數(shù)、校核容錯位數(shù)、同步容錯位數(shù)
插值法幀同步（ISE/Verilog/CXD301）
基帶數(shù)據(jù)生成模塊生成的原始數(shù)據(jù)（1.5625Mbps）送至開發(fā)板上擴展口，經(jīng)短接線由第35腳送回FPGA芯片；數(shù)據(jù)生成的同步時鐘信號也經(jīng)擴展口硬件環(huán)回至幀同步模塊。為便于測試環(huán)路同步及
一文簡析插值法幀同步
同步方式：具有搜索、校驗、同步三種狀態(tài)：幀長、幀同步字、搜索容錯位數(shù)、校核容錯位數(shù)、同步容錯位數(shù)
基于事件相機的統(tǒng)一幀插值與自適應(yīng)去模糊框架（REFID）
）的解決方案。團隊提出了一種基于事件相機的統(tǒng)一幀插值與自適應(yīng)去模糊框架（REFID）。該框架基于雙向遞歸網(wǎng)絡(luò)，結(jié)合事件流和圖像信息，自適應(yīng)地融合來自不同時間點的信息，從而能夠在模糊的輸入幀
工商網(wǎng)監(jiān)
評論