RF Transceiver芯片的集成度越來越高，AAU的射頻鏈路的功能前移。AFE8092是TI高性能，大帶寬的多通道射頻收發(fā)器件，已經(jīng)大規(guī)模在5G Massive MIMO射頻TRX板上成功商用。它包括了8個發(fā)射通道，8個接收通道，2個反饋通道，所有通道均為射頻直采架構(gòu)。各個射頻鏈路的大帶寬，高性能使得AFE8092適用于大部分4G/5G基站TRX射頻板應(yīng)用場景。

如圖1所示，AFE8092的接收（RX）鏈路包含了4Gsps直采ADC，包含了DSA(Digital Step Attenuator)。每個接收通道數(shù)字部分包含功率監(jiān)測，可以支持內(nèi)部或外部的AGC控制，同時也包含RF overload功率監(jiān)測，保證可靠性。發(fā)射(TX)鏈路包含了最高支持到12Gsps的射頻直采DAC，包含DSA。也集成了功放保護(hù)(PAP)功能，防止突發(fā)大信號導(dǎo)致功放燒毀。同時，AFE8092支持的信號頻率非常寬，可支持所有Sub 6GHz和部分高頻應(yīng)用。

圖1 AFE8092內(nèi)部模塊架構(gòu)框圖

在5G Massive MIMO應(yīng)用中，會存在下行的波束賦形及上行基于DOA(Direction of Arrival)估計的上行波束形成，這兩種算法要求從基帶到天線的增益及相位非常精確。但是，MIMO系統(tǒng)中，存在著由陣子位置、方向圖等帶來的增益/相位非時變誤差，以及由溫度、器件老化等因素帶來的時變誤差。因此，MIMO系統(tǒng)會在GP(Guard Period)時隙對上下行鏈路的增益及相位做周期性的校正。

一般來說，在MIMO系統(tǒng)中天線校正功能的硬件連接都可以抽象為圖2的結(jié)構(gòu)。這里舉個簡單的例子：在對下行鏈路的增益和相位進(jìn)行校正時，此時打開作為校正通道的RX鏈路，被校正的TX通道開始發(fā)射位于工作頻點(diǎn)的校正信號，經(jīng)由信號鏈路和校正網(wǎng)絡(luò)進(jìn)入校正通道，也就是RX通道，不同被校正通道發(fā)射的信號相位/頻率不同，以便校正通道進(jìn)行通道區(qū)分；對上行鏈路的增益和相位進(jìn)行校正的過程和下行鏈路完全相反，打開作為校正通道的單個TX鏈路，由該鏈路發(fā)校正信號，由被校正的接收通道進(jìn)行接收，該信號頻率在RX通道頻點(diǎn)上，以便對RX通道特性進(jìn)行采集。如上的兩個發(fā)射/接收校正信號行為會讓系統(tǒng)得到鏈路增益/相位信息，因此可以在基帶進(jìn)行補(bǔ)償。

圖2 MIMO系統(tǒng)天線校正硬件單通道示意圖

從上面對天線校正的簡要介紹中可以看到，在天線校正過程中，是存在著業(yè)務(wù)通道臨時切換成校正通道的過程的。舉個例子，在正常業(yè)務(wù)場景下，TX Calibrate CH(RX0)作為業(yè)務(wù)通道，對來自天線的業(yè)務(wù)信號進(jìn)行采樣并送到基帶進(jìn)行處理。此時的DSA值在設(shè)計時未知，可能為默認(rèn)值，也可能為其它的DSA值(被大信號觸發(fā)了AGC)，此時的接收NCO為1.8GHz。

一旦開始進(jìn)行下行通道校正，該通道會作為校正通道接收來自其它發(fā)射通道發(fā)出的校正信號。此時我們希望預(yù)設(shè)一個DSA值，只有已知增益的校正鏈路才能用來作為整個校正系統(tǒng)的錨點(diǎn)。同時，在FDD系統(tǒng)中，上下行的中心頻點(diǎn)是不一致的，我們假設(shè)這里的下行中心頻點(diǎn)為1.9GHz，為了得到下行鏈路的特定頻率特性，則被校正通道發(fā)射的校正信號需要落在1.9GHz，則此時要求校正通道將NCO切換到1.9GHz。

可以看到，在進(jìn)行天線校正中，系統(tǒng)對Transceiver有4點(diǎn)需求：1. 使用外部觸發(fā)控制Transceiver的TX/RX通道進(jìn)行DSA切換；2. 使用外部觸發(fā)控制Transceiver的TX/RX通道進(jìn)行NCO切換；進(jìn)行上面兩個操作時，關(guān)閉特定射頻通道進(jìn)行節(jié)能；4. 使用外部觸發(fā)恢復(fù)Transceiver被切換的DSA/NCO。

AFE80xx使用單個GPIO實(shí)現(xiàn)了DSA及NCO快速切換功能。AFE80xx使用TX_AC_EN和RX_AC_EN兩個GPIO分別實(shí)現(xiàn)了上下行AC校正功能。下面舉個例子對該功能進(jìn)行說明，例子內(nèi)涉及的API在后面進(jìn)行細(xì)節(jié)說明。

器件初始化，下行DSA=0db, NCO=1.9G;上行DSA=3dB, NCO=1.8G。系統(tǒng)約定使用RX0通道作為下行校正通道，使用TX0通道作為上行校正通道。

對下行通道進(jìn)行校準(zhǔn)配置：

使用TI封裝的API預(yù)設(shè)校準(zhǔn)時需要切換的RX0 DSA=6dB, 對應(yīng)的API為setRxDsaGainSwap(0,0x1, 0, 12).

使用TI封裝的API預(yù)設(shè)校準(zhǔn)時需要切換的RX0 NCO=1.9GHz，對應(yīng)的API為updateRxNco(0,0x1, 0,1, 1900000,0).

使用以下三個API將TX_AC_EN的GPIO動作映射到特定通道動作上去：

CAFE.rxCalibrationTddEn(0,1)

CAFE.overrideRxGsw(0,0xfe,0,0)

CAFE.overrideRxNcoSel(0,0xfe,0,0)

對上行通道進(jìn)行校準(zhǔn)配置：

使用TI封裝的API預(yù)設(shè)校準(zhǔn)時需要切換的TX0 DSA=6dB, 對應(yīng)的API為setTxDsaGainSwap(0,0x1, 0, 24).

使用TI封裝的API預(yù)設(shè)校準(zhǔn)時需要切換的TX0 NCO=1.8GHz，對應(yīng)的API為updateTxNco(0,0x1, 0,1, 1800000,0).

使用以下三個API將RX_AC_EN的GPIO動作映射到特定通道動作上去：

CAFE.txCalibrationTddEn(0,1)

CAFE.overrideTxGsw(0,0xfe,0,0)

CAFE.overrideTxNcoSel(0,0xfe,0,0)

觸發(fā)下行通道校準(zhǔn)動作：

FPGA將TX_AC_EN拉高。此時，除了RX0以外的所有RX通道全部關(guān)閉，RX0的DSA被設(shè)置為6dB，NCO被設(shè)置為1.9GHz。

通道狀態(tài)恢復(fù)為正常狀態(tài)：

FPGA將TX_AC_EN拉低，RX0通道恢復(fù)為原始狀態(tài)。

觸發(fā)上行通道校準(zhǔn)動作：

FPGA將RX_AC_EN拉高。此時，除了TX0以外的所有TX通道全部關(guān)閉，TX0的DSA被設(shè)置為6dB，NCO被設(shè)置為1.9GHz。

通道狀態(tài)恢復(fù)為正常狀態(tài)：

FPGA將RX_AC_EN拉低，TX0通道恢復(fù)為原始狀態(tài)。

為了給客戶提供更普適的配置方法，客戶可以自行在初始化靜態(tài)腳本中進(jìn)行校正模式的配置，或者參考以下對API的說明，靈活進(jìn)行配置。下表內(nèi)進(jìn)行說明的變量，用戶可自行修改，不進(jìn)行說明的變量，不建議用戶自行修改。

表1. AC校正相關(guān)API注釋說明

除了上文中提到的NCO和DSA值配置，在進(jìn)行系統(tǒng)設(shè)計時，設(shè)計者也需要考慮其它通道和校正通道開關(guān)狀態(tài)的配合。如下圖所示，在進(jìn)行下行天線校正時，我們需要確保幾組通道的開關(guān)狀態(tài)如下：

圖3 天線校正通道時隙關(guān)系示意圖

TX通道開關(guān)：全部打開，需要下行通道發(fā)射訓(xùn)練序列進(jìn)行硬件通道特性獲取

RX通道開關(guān)：全部打開，該通道開關(guān)仲裁優(yōu)先級排在校正PIN以下。

FB通道開關(guān)：全部關(guān)閉，在AFE8092器件里，RX和FB通道開關(guān)狀態(tài)互斥，關(guān)閉FB通道，防止RX無法打開。

AC PIN： 控制校正動作的TX_AC_EN在啟用天線校正的時刻拉高。

在進(jìn)行上行天線校正時，通道邏輯和下行校正類似，在此不再贅述。

審核編輯：郭婷