大家在電子行業(yè)工作的工程師們，所做的產(chǎn)品多種多樣，所設計的電路模塊也多種多樣，那么有某些產(chǎn)品他的電路組成模塊就會設計到我們的高速電路，大家可能如果之前沒有接觸高速電路的話，可能對“高速”沒有概念，那么究竟速率多高才能稱為高速電路呢，平時我們應該如何區(qū)分高速和低速呢？

大家可能會認為信號周期頻率 FCLOCK 高的才屬于高速設計

其實我們在設計時考慮的最高頻率往往取決于信號的有效頻率（亦稱轉(zhuǎn)折頻率） Fknee

如上圖信號周期頻率與有效（轉(zhuǎn)折）頻率定義為：

FCLOCK = 1/Tclock

Fknee = 0.5/Tr(10%?90%) （實際中多數(shù)信號而言）

一般而言，在信號傳輸路徑的長度（即信號線的長度）小于信號的有效波長的 1/6 時， 可以認為在該傳輸路徑上，各點的電平狀態(tài)近似相同。由信號波長與頻率的關系 λ = c / F ， 我們可以按下面的步驟進行高速低速的區(qū)分；1 獲得信號的有效頻率 Fknee 和走線長度 L; 2 利用 Fknee 計算出信號的有效波長 λknee；3 判斷 L 與 1/6λknee的關系，若 L>1/6λknee，則信號為高速信號；反之，則為低速信號。

總之，我們通常認為數(shù)字邏輯電路的頻率達到或者超過50MHz，而且工作在這個頻率之上的電路已經(jīng)占到了整個電子系統(tǒng)相當?shù)姆至?，例如三分之一，就稱為高速電路。而實際上，信號邊沿的諧波頻率比信號本身的頻率高，是信號快速變化的上升沿與下降沿引發(fā)了信號傳輸?shù)母鞣N問題。所以，當信號所在的傳輸路徑長度大于1/6倍傳輸信號的波長時，信號被認為是高速信號；當信號沿著傳輸線傳播時，發(fā)生了嚴重的趨膚效應和電離損耗時，認為是高速信號。因此，通常約定如果電路板上信號的傳播延遲大于一半數(shù)字信號驅(qū)動端的上升時間，則認為此類信號是高速信號并產(chǎn)生傳輸線效應，這樣的電路就是高速電路。