利用CMOS設(shè)計(jì)電路需先自行學(xué)習(xí)NMOS和PMOS的基本原理。

1、非電路設(shè)計(jì)

如圖所示，非電路由一個(gè)PMOS和一個(gè)NMOS組成。 當(dāng)uI=0，PMOS管導(dǎo)通，NMOS管關(guān)斷，u0約等于VDD,為高電平; 當(dāng)uI=VDD，PMOS管關(guān)斷，NMOS管導(dǎo)通，u0約等于0，為低電平;

2、與非門設(shè)計(jì)

如圖所示，與非門設(shè)計(jì)包含兩個(gè)PMOS和兩個(gè)NMOS。 兩個(gè)PMOS并聯(lián)，實(shí)現(xiàn)A、B兩個(gè)任何一個(gè)為0，都能導(dǎo)通，使Y輸出高電平。 兩個(gè)NMOS串聯(lián)，實(shí)現(xiàn)A、B兩個(gè)同時(shí)為VDD，才能導(dǎo)通，使Y輸出低電平。 下表中1代表VDD高電平，0代表低電平

3、或非門

如圖所示，或非門設(shè)計(jì)包含兩個(gè)PMOS和兩個(gè)NMOS。 兩個(gè)PMOS串聯(lián)聯(lián)，實(shí)現(xiàn)A、B兩個(gè)同時(shí)為0，才能導(dǎo)通，使Y輸出高電平。 兩個(gè)NMOS串聯(lián)，實(shí)現(xiàn)A、B兩個(gè)任何一個(gè)為VDD，就能導(dǎo)通，使Y輸出低電平。 下表中1代表VDD高電平，0代表低電平

審核編輯：湯梓紅