SOC V1.1 項目即將上線?。?！

這是一款基于處芯積律SOC V1.0進(jìn)行升級的項目，主要面向初級工程師/學(xué)生的IC實踐項目。

SOC V1.1包括一個SOC驗證環(huán)境和一套QSPI驗證環(huán)境。

SOC驗證環(huán)境

以下是SOC V1.1的SOC環(huán)境框圖

相較于SOC V1.0，SOC V1.1有以下亮點：

1. 補全了I2C_DEV 和UART_DEV

在SOC V1.1的項目中，我們集成了I2C的device，UART的device，方便大家測試I2C和UART的功能。

2. 跑仿真環(huán)境更加簡潔

相較于SOC V1.0的編譯環(huán)境和仿真環(huán)境放在一起，SOC V1.1 將編譯文件和仿真文件分開，并且每個test 都有自己的仿真目錄。

3.跑仿真指令更加簡單

編譯：make comp 執(zhí)行: make run_xxx 4.實現(xiàn)C代碼中字符串打印

麻雀雖小，五臟俱全。作為學(xué)習(xí)型SOC驗證項目，處芯積律SOC V1.1是一款性價比極高的實踐項目。

QSPI 驗證環(huán)境

1. 更加完善的驗證環(huán)境

相較于SOC V1.0 簡單的QSPI驗證環(huán)境，SOC V1.1做了升級，加入了reference model。

1.0的QSPI環(huán)境

1.1的 QSPI 環(huán)境

2. 更完善的驗證計劃

在SOC V1.0 中，我們未提供 testplan；

在SOC V1.1 中，我們提供了完善的QSPI 驗證計劃。

3. 更多的驗證用例

在test 上，我們針對 QSPI開發(fā)了14只test，包含了random test 和 direct test。

4. 更全的coverage

同時，我們在coverage 上面，將line coverage 收集到 100%。

除了line coverage，本次project 中引入function coverage，我們也將其收集到100%。

5. 提供有問題的代碼供大家debug

為了讓大家快速掌握項目，我們提供了兩個版本的RTL。一份RTL里面有很多bug，另一份RTL是我們驗證過的。大家可以在找bug的過程中加深環(huán)境、協(xié)議和設(shè)計的理解。

審核編輯 ：李倩