在硬件開發(fā)過程中，涉及高速時鐘或者數(shù)據(jù)接口時，均會遇到LVDS（Low voltage differential signaling）這種技術(shù)接口。引用“百度百科”文獻：

LVDS（Low Voltage Differential Signaling）是一種低振幅差分信號技術(shù)。它使用幅度非常低的信號（約350mV）通過一對差分PCB走線或平衡電纜傳輸數(shù)據(jù)。它能以高達數(shù)千Mbps的速度傳送串行數(shù)據(jù)。由于電壓信號幅度較低，而且采用恒流源模式驅(qū)動，故只產(chǎn)生極低的噪聲，消耗非常小的功率，甚至不論頻率高低功耗都幾乎不變。此外，由于LVDS以差分方式傳送數(shù)據(jù)，所以不易受共模噪音影響。

1.硬件功能拓撲介紹

通過發(fā)送端驅(qū)動3.5mA的穩(wěn)定電流電源，在100Ω終端時以350mV低振幅的差動信號來高速傳送數(shù)據(jù)。各半導(dǎo)體廠商獨有處理后，可以完成3Gbit/秒左右的高速傳輸速度。但是工程上認為1G已經(jīng)是它的極限了。

2.信號傳輸波形曲線

如下，A+、B-為單端輸出信號，Vo_diff差分信號。共模偏置電壓為1.2V，單端信號輸出為以1.2V共模偏置電壓為中心點上下350mv擺動，表現(xiàn)在差分信號時為以0電平為中心點，上下700mv擺動。

LVDS信號波形

其中接收端共模偏置電壓范圍交寬泛如下:0.2-2.2V，當(dāng)然根據(jù)接收端芯片不同，這個地方再特殊分析。

共模偏置電壓

3.LVDS耦合方式介紹

以SI5335為例，介紹LVDS耦合方式，DC與AC耦合如下,直流耦合時，在接收端端接100Ω電阻，傳輸路徑50Ω特性阻抗。

交流耦合時，通過0.1uf電容耦合后在接收端端接100Ω電阻，傳輸路徑50Ω特性阻抗。

LVDS 耦合方式