AXI 協(xié)議有幾個(gè)關(guān)鍵特性,旨在改善數(shù)據(jù)傳輸和事務(wù)的帶寬和延遲,您可以在此處看到:
Independent read and write channels:
AXI 支持兩組不同的通道,一組用于寫(xiě)操作,一組用于讀操作。擁有兩組獨(dú)立的通道有助于提高接口的帶寬性能。這是因?yàn)樽x寫(xiě)操作可以同時(shí)發(fā)生。
Multiple outstanding addresses:
AXI 允許多個(gè)未完成的地址。這意味著 manager 可以發(fā)布transaction而無(wú)需等待較早的transaction完成。這可以提高系統(tǒng)性能,因?yàn)樗С质聞?wù)的并行處理。
No strict timing relationship between address and data operations:
使用 AXI,地址和數(shù)據(jù)操作之間沒(méi)有嚴(yán)格的時(shí)序關(guān)系。這意味著,例如,manager 可以在寫(xiě)地址通道上發(fā)布寫(xiě)地址,但是對(duì)于 manager 何時(shí)必須提供相應(yīng)的數(shù)據(jù)以在寫(xiě)數(shù)據(jù)通道上進(jìn)行寫(xiě)入沒(méi)有時(shí)間要求。
Support for unaligned data transfers:
對(duì)于由寬度超過(guò)一個(gè)字節(jié)的數(shù)據(jù)傳輸組成的任何突發(fā),訪(fǎng)問(wèn)的第一個(gè)字節(jié)可能與自然地址邊界不對(duì)齊。例如,從字節(jié)地址 0x1002 開(kāi)始的 32 位數(shù)據(jù)包未與自然 32 位地址邊界對(duì)齊。
Out-of-order transaction completion:
使用 AXI 可以實(shí)現(xiàn)無(wú)序事務(wù)完成。AXI協(xié)議包含事務(wù)標(biāo)識(shí),不限制不同ID值事務(wù)的完成。這意味著單個(gè)物理端口可以通過(guò)充當(dāng)多個(gè)邏輯端口來(lái)支持無(wú)序事務(wù),每個(gè)邏輯端口按順序處理其事務(wù)。
Burst transactions based on start address:
AXI manager 只發(fā)布第一次傳輸?shù)钠鹗嫉刂?。?duì)于任何后續(xù)傳輸,下級(jí)將根據(jù)突發(fā)類(lèi)型計(jì)算下一個(gè)傳輸?shù)刂贰?/p>
審核編輯:劉清
-
axi協(xié)議
+關(guān)注
關(guān)注
0文章
8瀏覽量
2294
原文標(biāo)題:【AXI--05】Main AXI features
文章出處:【微信號(hào):快樂(lè)的芯片工程師,微信公眾號(hào):快樂(lè)的芯片工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
AXI總線(xiàn)協(xié)議的幾種時(shí)序介紹
ARM系列 -- AXI協(xié)議資料匯總(二)
AXI接口協(xié)議詳解
AXI接口協(xié)議詳解
AMBA AXI協(xié)議指南
AXI總線(xiàn)協(xié)議的幾種時(shí)序介紹

AXI4接口協(xié)議的基礎(chǔ)知識(shí)

AXI總線(xiàn)協(xié)議總結(jié)

AMBA 3.0 AXI總線(xiàn)接口協(xié)議的研究與應(yīng)用
關(guān)于AXI4-Stream協(xié)議總結(jié)分享
使用AXI VIP的幾個(gè)關(guān)鍵步驟及常見(jiàn)功能
AXI總線(xiàn)協(xié)議簡(jiǎn)介
FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

評(píng)論