1.Whatisa scanner

掃描儀(scanner)是一種在wafer上創(chuàng)建die images的機(jī)器。它首先通過刻線（有時稱為掩模）將光照射到涂有保護(hù)性光刻膠的wafer上，以刻上刻線圖案的圖像。照射到wafer上的光會導(dǎo)致一些光致抗蝕劑被去除，因此當(dāng)wafer經(jīng)過化學(xué)浴時，不再具有光致抗抗蝕劑涂層的硅會被蝕刻掉，從而形成電路層。然后，在清潔wafer并用另一種光致抗蝕劑重新涂覆之后，掃描儀通過重復(fù)這一過程，一次一個掩模層，創(chuàng)建其余的電路層，這被稱為光刻。

2.MaskFieldUtilization(MFU)

掩模場利用率(MFU)是指芯片圖像（die image）所占的掩模面積（mask area）與最大掃描儀場尺寸（maximum scanner field size）之比，即26mm乘33mm（如下圖）。MFU影響掃描儀創(chuàng)建單個掩模層的裸片圖像(die images)的速度，也顯著影響光刻。

MFU= (multipledie area +scribe_line)/(scanner maximum field area)

掃描儀的有效性主要由die image實際掃描之前（稱為預(yù)掃描pre-scan）和掃描完成之后（過掃描over-scan）的持續(xù)時間決定（如下圖）。

因此，掩模版的面積被die image占據(jù)的百分比更大，也就是說，具有高M(jìn)FU的掩模版布局意味著每次拍攝時更少的預(yù)掃描和過掃描時間，因為它需要更少的整體拍攝來在整個wafer上步進(jìn)die image圖像。

在單個die的尺寸小于最大掃描器場尺寸的50%的情況下，一個以上的die可以適應(yīng)掩模版場，并且在某些情況下，調(diào)節(jié)die方向和縱橫比（即die的X和Y尺寸）將改變die的MFU。此外，對于某些die尺寸（在兩個布局圖案的邊界上的die尺寸，例如在2x2和2x3布局圖案之間），die的縱橫比的相對較小的變化可能對MFU產(chǎn)生非常大的影響。臺積電提供工具來確定長寬比，從而為指定的芯片尺寸產(chǎn)生最佳的MFU結(jié)果。

3.MFUTools

MFU的重要性在制造過程中最為明顯。然而，考慮MFU的最有效階段是芯片級產(chǎn)品定義階段和設(shè)計規(guī)劃過程的早期（在floorplan之前和期間），此時設(shè)計師可以更容易地調(diào)整die縱橫比并創(chuàng)建具有良好MFU的die。例如，在下圖中，左側(cè)的die（X=18mm，Y=17.43mm）的MFU較低，為36%。如果我們保持相同的die面積，但將尺寸更改為X=19.6和Y=16，則MFU將提高到73%，因為兩個die現(xiàn)在可以放入掩模版場。

臺積電提供兩種軟件工具來幫助客戶創(chuàng)建具有良好MFU的die，其中每一種工具都應(yīng)在產(chǎn)品定義和floorplan階段使用（如下圖）。

4.WhenToConsider MFU

用戶可以在設(shè)計過程中以下三個階段使用臺積電的MFU工具：

在產(chǎn)品定義階段，當(dāng)設(shè)計者最初考慮芯片功能、芯片尺寸、封裝和引腳輸出要求時。從各個方面來看，這一階段都是最重要的，因為它為設(shè)計師和營銷團(tuán)隊提供了最大的靈活性來調(diào)整die的X/Y尺寸，以最大限度地提高M(jìn)FU。然后，可以將優(yōu)化的X/Y尺寸設(shè)置為高級芯片規(guī)范，通過floorplan、place和route以及tapeout，在整個設(shè)計實現(xiàn)流程中傳播。設(shè)計者還應(yīng)使用在線MFU和GDPW計算器來計算每晶圓的總裸片數(shù)（Gross Die per Wafer）。

在芯片實現(xiàn)階段（RTL、物理設(shè)計等），芯片尺寸通常會因為各種原因而改變，例如新的市場需求、IP尺寸，或者出于時序和電源關(guān)閉的考慮。隨著芯片尺寸的變化，繼續(xù)使用MFU Advisor為所需的MFU選擇適當(dāng)?shù)目v橫比，并使用在線MFU和GDPW計算器計算每晶圓的總裸片數(shù)對于新芯片尺寸和/或新X/Y尺寸。

tapeout后，臺積電將確定設(shè)計所需的實際劃線寬度（scribe line width）和密封圈（seal ring），以計算最終MFU數(shù)量。

5.DesignGuidelines forHigherMFU

在設(shè)計之前

（1）優(yōu)選方形數(shù)字塊和IP；

（2）對于矩形IP，提供相同IP的兩種方向類型，并保持core PO gate在垂直方向上。例如，左/右類型IO和頂部/底部類型IO或水平和垂直類型IP形狀；

（3）在floorplan設(shè)計階段使用“快速MFU計算”；

（4）避免芯片尺寸處于MFU較低的邊界處，強烈建議調(diào)整芯片尺寸以獲得較高的MFU。

在floorplan階段

（1）Core limited design：可能需要IP和block大小以及floorplan調(diào)整;

(2) I/O limited design：可能需要調(diào)整I/O和接口IP.

注：低MFU意味著整個光刻層的掃描儀生產(chǎn)率低。盡可能地改進(jìn)MFU是很重要的。強烈建議MFU > 80%。

審核編輯：劉清