科研著實(shí)苦悶,像是拳頭打在棉花上,也許是我不入流吧
看的東西多了,發(fā)現(xiàn)有些并未領(lǐng)會(huì)到位。單bit信號(hào)的跨時(shí)鐘域傳輸,可以使用兩級(jí)同步,但后果呢?
重復(fù)一下亞穩(wěn)態(tài),違反觸發(fā)器的時(shí)序特性,可能導(dǎo)致觸發(fā)器的輸出進(jìn)入亞穩(wěn)態(tài),亞穩(wěn)態(tài)不在0和1的電壓范圍內(nèi)。數(shù)字電路的功能體現(xiàn)在0和1上,亞穩(wěn)態(tài)可能導(dǎo)致功能錯(cuò)誤
亞穩(wěn)態(tài)可能繼續(xù)傳播,即保持亞穩(wěn)態(tài),也可能經(jīng)過一定時(shí)間穩(wěn)定到0和1。換句話說,亞穩(wěn)態(tài)穩(wěn)定后,信號(hào)可能保持不變,也可以翻轉(zhuǎn)(相比上一個(gè)周期)
采用兩級(jí)同步后,亞穩(wěn)態(tài)不能被消除,增加的一級(jí)觸發(fā)器隔離了亞穩(wěn)態(tài)。下圖中,盡管F2發(fā)生亞穩(wěn)態(tài),倘若其亞穩(wěn)態(tài)能在一個(gè)周期內(nèi)恢復(fù),C的輸出不會(huì)傳播亞穩(wěn)態(tài)。
但由于亞穩(wěn)態(tài)穩(wěn)定結(jié)果是不確定的,兩級(jí)同步會(huì)讓觸發(fā)器的結(jié)果在一個(gè)周期內(nèi)uncertainty
對(duì)于多bit信號(hào),如果逐一使用兩級(jí)同步,會(huì)帶來一致性問題。如下圖所示,x2,y2在clkb的上升沿附近翻轉(zhuǎn),導(dǎo)致x3和y3產(chǎn)生亞穩(wěn)態(tài),下一個(gè)周期,由于亞穩(wěn)態(tài)穩(wěn)定后的結(jié)果不確定,X4能夠采樣到1,而Y4采樣到0,導(dǎo)致信號(hào)在傳輸過程中錯(cuò)拍。在下一個(gè)周期,由于信號(hào)不在時(shí)鐘沿翻轉(zhuǎn),Y4能夠采樣到1.
很明顯,xy從00變化到11,接收端能夠采樣到00-10-11
最后,信號(hào)的脈沖寬度也有要求。當(dāng)快時(shí)鐘域到慢時(shí)鐘域,會(huì)存在漏采的問題。原本想要采樣1,卻只能收到0
一個(gè)簡(jiǎn)單的脈沖擴(kuò)展電路如下,當(dāng)然也可以使用握手協(xié)議。原時(shí)鐘域打拍,取或,再寄存一拍(組合電路計(jì)算可能有毛刺)
審核編輯:劉清
-
數(shù)字電路
+關(guān)注
關(guān)注
193文章
1638瀏覽量
81742 -
觸發(fā)器
+關(guān)注
關(guān)注
14文章
2034瀏覽量
61991 -
脈沖信號(hào)
+關(guān)注
關(guān)注
6文章
402瀏覽量
37579 -
bit
+關(guān)注
關(guān)注
0文章
48瀏覽量
32405
原文標(biāo)題:兩級(jí)同步的副作用
文章出處:【微信號(hào):Hack電子,微信公眾號(hào):Hack電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
跨時(shí)鐘域控制信號(hào)傳輸設(shè)計(jì)方案

如何處理好FPGA設(shè)計(jì)中跨時(shí)鐘域問題?
探尋FPGA中三種跨時(shí)鐘域處理方法
三種FPGA界最常用的跨時(shí)鐘域處理法式
FPGA初學(xué)者的必修課:FPGA跨時(shí)鐘域處理3大方法
兩級(jí)DFF同步器跨時(shí)鐘域處理簡(jiǎn)析
跨時(shí)鐘域信號(hào)的幾種同步方法研究

CDC單bit脈沖跨時(shí)鐘域的處理介紹
如何解決單bit和多bit跨時(shí)鐘處理問題?
從處理單bit跨時(shí)鐘域信號(hào)同步問題來入手

一文解析跨時(shí)鐘域傳輸

評(píng)論