摘要/前言

Samtec成為PCI-SIG社區(qū)的成員已經(jīng)有很多年了，我們非常自豪。Samtec的高級系統(tǒng)架構(gòu)師Jignesh Shah與PCI-SIG的伙伴們一起，討論了PAM4編碼，這是PCIe 6.0規(guī)范的一個新功能。

PCIe 6.0全新規(guī)范

2022年初，PCI-SIG發(fā)布了完整版本的PCI Express（PCIe）6.0規(guī)范。與以前的版本一樣，最新版本將PCIe 5.0規(guī)范的數(shù)據(jù)速率提高了一倍，并保持了向后的兼容性。

最新的PCIe 6.0規(guī)范的主要特點包括：

0164 GT/s數(shù)據(jù)速率，通過x16配置可達到256Gbps；

02PAM4信令利用了行業(yè)中已有的PAM4；

03輕量級的FEC和CRC減輕了與PAM4信令相關(guān)的誤碼率增加；

04基于Flit的編碼支持PAM4調(diào)制并實現(xiàn)>2倍的帶寬增益；

05更新了用于Flit模式的數(shù)據(jù)包布局，以提供額外功能并簡化處理；

06保持與所有前幾代PCIe技術(shù)的向后兼容性。

何為PAM4？

PAM代表脈沖振幅調(diào)制，數(shù)字4代表電平數(shù)量。大多數(shù)工程師都熟悉NRZ調(diào)制，即非歸零調(diào)制。NRZ使用兩級信號。當(dāng)Vcc ~ 0V時，邏輯 “0”是通過的。當(dāng)Vcc ~ 1.8/3.3/5V時，邏輯 “1”通過。每個單位間隔發(fā)送一個0或一個1，或一個bit。所以NRZ基本上是一個PAM2。

作為改良產(chǎn)品，PAM4是一個多級的技術(shù)，使用四級信令?；旧嫌兄募壭帕睿謩e對應(yīng)Vcc ~ 0V、Vcc/3、(2*Vcc)/3和Vcc。每個單位間隔發(fā)送兩個比特而不是一個。 它發(fā)送的是0-0、0-1、1-0或1-1。下圖詳細說明了這些差異：

一般來說，NRZ調(diào)制支持有一個“眼”的眼圖。對于PCIe 5.0規(guī)范，“眼”有一個特定的眼高和電壓水平，這取決于定義的通道長度。PAM4調(diào)制眼圖支持三個 "眼"。對于PCIe 6.0規(guī)范，每個“眼”也有一個定義的眼高和電壓水平，用于特定的信號通道。

為什么PCIe 6.0規(guī)范采用了PAM4

以前的PCIe規(guī)格是NRZ或PAM2。PAM4規(guī)范已被其他網(wǎng)絡(luò)標準采用，開始是56Gbps，112Gbps，未來是224Gbps。其他標準中存在PAM4的先例。

PAM4信令使數(shù)據(jù)速率翻倍，同時使用相應(yīng)NRZ調(diào)制原理的相同奈奎斯特頻率。例如，PCIe 5.0架構(gòu)使用16GHz的奈奎斯特頻率。使用PAM4調(diào)制，PCIe 6.0架構(gòu)使用相同的16GHz奈奎斯特頻率，但數(shù)據(jù)速率翻倍，達到每條鏈路64GT/s，并通過x16配置達到256Gbps的雙向帶寬。

PAM4與NRZ相比，優(yōu)勢是什么？

PAM4減少了通道損耗，因為它以每UI兩個bit的一半頻率運行。這使得PCIe 6.0規(guī)范的信道覆蓋范圍與PCIe 5.0規(guī)范提供的類似。PCIe 6.0規(guī)范中的PAM4調(diào)制甚至可能允許更少的損耗和擴展的覆蓋范圍。

從另一個角度來看，對于相同的信號頻率，你可以將數(shù)據(jù)速率提高一倍，或者為下一代應(yīng)用增加帶寬或吞吐量。

PCIe 6.0規(guī)范支持哪些應(yīng)用？

PAM4使PCIe 6.0規(guī)范能夠為數(shù)據(jù)中心、人工智能/機器學(xué)習(xí)、HPC（高性能計算）、汽車、物聯(lián)網(wǎng)和航空航天等高數(shù)據(jù)速率應(yīng)用提供所需的帶寬。

所有這些應(yīng)用都需要高數(shù)據(jù)速率，因此從PCIe 5.0規(guī)范到PCIe 6.0規(guī)范的翻倍使該規(guī)范能夠滿足這些市場的需求。

審核編輯：湯梓紅