驗(yàn)證生產(chǎn)力的關(guān)鍵之一是在一個(gè)合適的抽象級(jí)別上考慮驗(yàn)證問題。也就是說,在驗(yàn)證DUT時(shí)應(yīng)該創(chuàng)建一個(gè)支持適當(dāng)抽象級(jí)別的驗(yàn)證環(huán)境。雖然DUT實(shí)際接口都是信號(hào)級(jí)的,但有必要在transaction level管理絕大多數(shù)的驗(yàn)證任務(wù),如激勵(lì)生成、功能比對(duì)和覆蓋率收集等。
UVM提供了一組transaction level通信接口,你可以使用它們來連接transaction level的組件。TLM接口的使用將每個(gè)驗(yàn)證組件與驗(yàn)證環(huán)境中其他組件隔離開。TLM+factory機(jī)制通過支持組件替換來促進(jìn)重用,因?yàn)樘鎿Q前和替換后的驗(yàn)證組件具有相同的接口。
TLM還允許UVM驗(yàn)證環(huán)境與驗(yàn)證開發(fā)的transaction-levelmodel進(jìn)行組合(而不是DUT本身)。
例如可以用驗(yàn)證開發(fā)的model1(functional model)去驗(yàn)證model2(cycle-accuratemodel),也可以同時(shí)使用model1+model2驗(yàn)證DUT。model1和model2分別是在不同階段以不同精細(xì)度對(duì)RTL的建模。在前期可以通過驗(yàn)證環(huán)境+model1+model2,保證驗(yàn)證環(huán)境的穩(wěn)定,等到RTL ready后使用model1和model2驗(yàn)證RTL,快速實(shí)現(xiàn)驗(yàn)證收斂。當(dāng)然,這其中同樣存在著transaction-level和pin-level轉(zhuǎn)換的事情要去做。
組件之間定義清晰的TLM接口語義也為實(shí)現(xiàn)mixed-language驗(yàn)證環(huán)境提供了支持。此外,可以理解任何帶有TLM接口的驗(yàn)證組件(verification components)都可以非常方便地集成到已有的驗(yàn)證環(huán)境。
?
審核編輯:理清
-
RTL
+關(guān)注
關(guān)注
1文章
389瀏覽量
61074 -
UVM
+關(guān)注
關(guān)注
0文章
182瀏覽量
19536 -
TLM
+關(guān)注
關(guān)注
1文章
33瀏覽量
24968 -
DUT
+關(guān)注
關(guān)注
0文章
191瀏覽量
12950
原文標(biāo)題:UVM Transaction-Level Modeling (TLM)概述
文章出處:【微信號(hào):芯片驗(yàn)證工程師,微信公眾號(hào):芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
數(shù)字IC驗(yàn)證之“搭建一個(gè)可以運(yùn)行的uvm測(cè)試平臺(tái)”(5)連載中...
談?wù)?b class='flag-5'>UVM中的uvm_info打印
Modeling and Implementation of
Modeling and Implementation of
TLM通信中常用的術(shù)語
UVM sequence機(jī)制中response的簡(jiǎn)單使用
為什么不是uvm_transaction構(gòu)建UVM事務(wù)呢?
典型的UVM Testbench架構(gòu)

UVM Transaction-Level Modeling (TLM)介紹
層次化的UVM TLM連接

創(chuàng)建UVM Driver

數(shù)字IC驗(yàn)證之基本的TLM通信

評(píng)論