MIPI Dsi的使用相比于CSI多了一些寄存器控制，生成的example直接仿真是可以的，但是修改了參數(shù)，一些參數(shù)也要做相應(yīng)的調(diào)整。這里我們來(lái)做個(gè)簡(jiǎn)單總結(jié) 。

（1）BANK電壓要配置成1.2V

（2）輸出要接相應(yīng)bank的REF_RES管腳。

（3）修改配置參數(shù)

視頻格式如下，可能根據(jù)實(shí)際的需要進(jìn)行修改。

parameter MAX_HRES = 16'd1920;
parameter MAX_VRES = 12'd4;
parameter HSP = 10'd2;
parameter HBP = 10'd2;
parameter HFP = 10'd246;
parameter VSP = 6'd5;
parameter VBP = 6'd8;
parameter VFP = 6'd32;

修改了參數(shù)要在Tianium-mipi-utility文件中驗(yàn)證確保文件沒(méi)有錯(cuò)誤提示。

另外要把Tianium-mipi-utility文件中input fields中的信息替換dsi_tb.mem中的相應(yīng)信息。這是IP需要的視頻格式信息。

（4）另外還在注意在IP中修改所支持的Maximum Horizontal?Resolution信息，確認(rèn)我們測(cè)試的行長(zhǎng)度小于等于該值。

（5）注意修改相應(yīng)的時(shí)鐘

在下面，i_pclk是單像素的時(shí)鐘。o_pclk對(duì)應(yīng)MIPI接口的像素時(shí)鐘。

i_sys_clk是MIPI AXI接口的配置時(shí)鐘。i_mipi_tx_pclk是MIPI發(fā)送8位HS數(shù)據(jù)的并行時(shí)鐘。

在使用中可能根據(jù)設(shè)置參數(shù)修改i_pclk,o_pclk和i_mipi_tx_pclk;一般不用修改i_sys_clk。

//video生成時(shí)鐘是125M
initial
begin
 i_pclk <= 1'b1;
 forever
 #4.00 i_pclk <= ~i_pclk;
end
//轉(zhuǎn)換成MIPI接口的pixel clock是62.5M
initial begin
 o_pclk <= 1'b1;
 forever #8.00 o_pclk <= ~o_pclk;
end
//MIPI配置接口時(shí)鐘是50M
initial begin
 i_sys_clk <= 1'b1;
 forever #10 i_sys_clk <= ~i_sys_clk;
end
//MIPI時(shí)是100M
initial begin
 mipi_clk <= 1'b1;
 forever #5 mipi_clk <= ~mipi_clk;
end
//數(shù)據(jù)速率是1000M
initial begin
 i_mipi_tx_pclk <= 1'b1;
 forever #4 i_mipi_tx_pclk <= ~i_mipi_tx_pclk;
end

（6）所設(shè)置的參數(shù)既要在Tianium-mipi-utility在評(píng)估通過(guò)，還要滿(mǎn)足公式

PIX_CLK_MHZ < (DATARATE_MPBS * NUM_DATA_LANE) / PACK_BIT

1）這里的PIX_CLK_MHZ就是指MIPI IP接口的pixel_clk

2）DATARATE_MPBS是指MIPI的數(shù)據(jù)速率，并非video的帶寬。

3）NUM_DATA_LANE是指?jìng)鬏斔玫膌ane數(shù)

4） PACK_BIT如下，詳細(xì)信息請(qǐng)參考MIPI DSI ds。

（7）復(fù)位處理

復(fù)位timing

關(guān)于DSI_TX復(fù)位處理：

1）reset_n，reset_byte_HS_n和axi_reset_n先釋放；

2）等待panel_config的o_confdone拉高，也就是panel_config配置完成

3）通過(guò)confdone拉高來(lái)釋放video_stream的復(fù)位

4）confdone可以用于reset_pixel_n,也可以通過(guò)video_stream的輸出的vs信號(hào)，在vs為blank時(shí)釋放復(fù)位。

parameterFRAME_NUM = 5
reg vs_r;
reg     [10:0]  r_vs_cnt;
wire neg_vs;
always@(negedge sys_rst_n or posedge i_sysclk_div_2)
begin
if(!sys_rst_n)
        vs_r    <= 1'b0;
    else 
????????vs_r????<=?vs;
end 
assign neg_vs = {vs_r,vs} == 2'b10;
always@(negedge sys_rst_n or posedge i_sysclk_div_2)
begin
????if(?!sys_rst_n?)
        r_vs_cnt    <= 16'b0;
    else if (neg_vs && r_vs_cnt <= FRAME_NUM )
????????r_vs_cnt????<=?r_vs_cnt?+?1'b1;
end 
always@(negedge sys_rst_n or posedge i_sysclk_div_2)
begin
????if?(!sys_rst_n)
        reset_pixel_n    <= 1'b0;
????else?if?(neg_vs?&&?r_vs_cnt?==?FRAME_NUM-1??)?//??
        reset_pixel_n    <= 1'b1;
end     

(8) MIPI IP接口的timing時(shí)序要求如下：

(9)video接口數(shù)據(jù)類(lèi)型格式

視頻格式的順序請(qǐng)參考AN015。

審核編輯：湯梓紅