上文介紹了同步計(jì)數(shù)器的設(shè)計(jì)原則以及各注意事項(xiàng)，本文承接上文繼續(xù)介紹異步計(jì)數(shù)器以及三種常用的集成計(jì)數(shù)器的相關(guān)內(nèi)容。

異步計(jì)數(shù)器設(shè)計(jì)

異步計(jì)數(shù)器與同步計(jì)數(shù)器最大的不同點(diǎn)就在于時(shí)鐘信號(hào)的不一致性，即同步計(jì)數(shù)器的CP時(shí)鐘都是同一個(gè)，異步計(jì)數(shù)器的時(shí)鐘并不完全都是同一個(gè)，它可以是任何一個(gè)上級(jí)或下級(jí)觸發(fā)器的輸出及其組合邏輯，這就要求我們?cè)谠O(shè)計(jì)異步計(jì)數(shù)器時(shí)，不能在列出真值表之后立即書寫三大方程，而是必須先列出各觸發(fā)器的時(shí)鐘信號(hào)，這是與同步電路相比，異步電路設(shè)計(jì)的最大特點(diǎn)。 下面我們以題5.25為例說明。

題干要求利用D觸發(fā)器設(shè)計(jì)十一進(jìn)制異步加法計(jì)數(shù)器。 首先還是要先列出真值表

首先另CP0=CP，即最低位變化最為簡(jiǎn)單明顯，采用直接加入時(shí)鐘信號(hào)的方式。

其次注意Q1，Q1只有在Q0下降沿才發(fā)生變化（這里注意使用的觸發(fā)器時(shí)D觸發(fā)器，所以應(yīng)該觀察的時(shí)沿，而不是具體的高低電平），但是D觸發(fā)器是上升沿觸發(fā)，所以CP1=Q0（非）.依次可得CP2=Q1(非)、CP3=Q2(非)。

細(xì)心觀察真值表的同學(xué)這個(gè)時(shí)候要質(zhì)疑了，你這不對(duì)呀，最后一行明明不符合上述的觸發(fā)機(jī)制，但是很恰巧的是只有最后一行0000不符合這一規(guī)則，因此我們可以在1010時(shí)直接置零得到，此時(shí)上述規(guī)則成立。 并且得到極為簡(jiǎn)單的驅(qū)動(dòng)方程，即

D0=Q0(非)； D1=Q1（非）； D2=Q2(非)； D3=Q3（非）； R（非）=(Q3Q1)(非)。 電路如圖

上述方法的合理性在于，最根本的異步計(jì)數(shù)器的設(shè)計(jì)應(yīng)當(dāng)對(duì)進(jìn)制有要求，即M應(yīng)為2的指數(shù)，這時(shí)直接令

①加法計(jì)數(shù)器下降沿情況:CP0=CP,CPi=Q（i-1）

②加法計(jì)數(shù)器上升沿情況:CP0=CP,CPi=Q(i-1)（非）

減法計(jì)數(shù)器與加法計(jì)數(shù)器取法相反

對(duì)于上述不是2的指數(shù)的情況，我們應(yīng)當(dāng)觀察真值表，尋找最多的符合的情況，對(duì)于不符合的情況加以修改（如上述R的設(shè)置），從而達(dá)到設(shè)計(jì)要求，最后同樣要檢查自啟動(dòng)問題。

集成計(jì)數(shù)器芯片

集成計(jì)數(shù)器芯片是之后進(jìn)行電路設(shè)計(jì)的基本單元，而不用觸發(fā)器自行搭建計(jì)數(shù)器，只需要對(duì)已有計(jì)數(shù)器進(jìn)行外圍電路修改即可，這里介紹課程中涉及到的三種計(jì)數(shù)器——74161、74160與74LS90。

一、74161

74161是4位同步二進(jìn)制計(jì)數(shù)器，具有計(jì)數(shù)、保持、預(yù)置、清零四項(xiàng)基本功能，時(shí)鐘信號(hào)上升沿有效，因?yàn)槠鋬?nèi)置觸發(fā)器為JK觸發(fā)器。芯片各端口及功能如下：

74161值得注意的一點(diǎn)在于具有清零端和預(yù)置端，尤其是預(yù)置端，這就給予了74161進(jìn)行進(jìn)制更改的極大空間，我們之后的任意進(jìn)制計(jì)數(shù)器就是基于這兩個(gè)功能設(shè)計(jì)的。

二、74160

74160是同步十進(jìn)制計(jì)數(shù)器，除此外與74161完全一致，包括各個(gè)端口及特性，因此不再贅述。

三、74LS90

74LS90是二-五-十進(jìn)制異步計(jì)數(shù)器，上升沿觸發(fā)，這三個(gè)進(jìn)制的轉(zhuǎn)變不需要外部的額外組合電路，只需進(jìn)行不同地連接即可，具體如下：