1.關(guān)于AXI協(xié)議
AMBA AXI協(xié)議支持高性能、高頻系統(tǒng)設(shè)計。
AXI協(xié)議:
?適用于高帶寬和低延遲的設(shè)計;
?提供高頻操作,無需使用復(fù)雜的連線橋接;
?滿足多器件的接口要求;
?適用于具有高初始訪問延遲的內(nèi)存控制器;
?提供靈活的互連架構(gòu);
?向后兼容現(xiàn)有的AHB和APB接口。
AXI協(xié)議的主要特性是:
?獨立的地址/控制和數(shù)據(jù)階段
?使用字節(jié)控制支持不對齊的數(shù)據(jù)傳輸;
?使用基于突發(fā)的傳輸(burst),只需要發(fā)出起始地址;
?獨立的讀和寫數(shù)據(jù)通道,可以提供低成本的直接內(nèi)存訪問(DMA);
?支持發(fā)出多個傳輸?shù)刂罚?/p>
?支持亂序傳輸;
?允許輕松添加配置階段,以提供定時關(guān)斷(AXI支持低功耗擴(kuò)展模式)。
2.AXI 架構(gòu)
AXI協(xié)議是基于突發(fā)傳輸?shù)模╞urst-based),并定義了以下獨立的傳輸通道:
?讀取地址傳輸通道
?讀取數(shù)據(jù)傳輸通道
?寫地址傳輸通道
?寫入數(shù)據(jù)傳輸通道
?寫響應(yīng)傳輸通道
地址通道攜帶描述要傳輸?shù)臄?shù)據(jù)性質(zhì)的控制信息。 數(shù)據(jù)在主從之間通過以下方式傳輸:
?寫數(shù)據(jù)通道,用于將數(shù)據(jù)從主端傳輸?shù)綇亩恕?在寫事務(wù)中,從端使用寫響應(yīng)通道向主機(jī)發(fā)送完成傳輸?shù)?a target="_blank">信號。
?讀取數(shù)據(jù)通道,將數(shù)據(jù)從從端傳輸?shù)街鳈C(jī)。
AXI協(xié)議:
?允許在實際數(shù)據(jù)傳輸之前發(fā)出地址信息;
?支持多個未完成的傳輸事務(wù);
?支持亂序傳輸。
讀傳輸使用讀地址和讀數(shù)據(jù)通道進(jìn)行讀操作的過程如下圖所示:
寫傳輸使用寫地址、寫數(shù)據(jù)通道和響應(yīng)通道進(jìn)行讀操作的過程如下圖所示:
信息源端使用VALID信號來顯示通道上何時有有效地址、數(shù)據(jù)或控制信息可用。 目的端使用READY信號來顯示它何時可以接受信息。 讀數(shù)據(jù)通道和寫數(shù)據(jù)通道都包括一個LAST信號,以指示事務(wù)中最終數(shù)據(jù)項的傳輸。
讀和寫地址通道:
讀寫傳輸都有自己的地址通道。 適當(dāng)?shù)牡刂吠ǖ罃y帶傳輸所需的所有地址和控制信息。
讀數(shù)據(jù)通道:
讀數(shù)據(jù)通道攜帶從端到主端的讀數(shù)據(jù)和讀響應(yīng)信息,包括:
?數(shù)據(jù)總線,可以是8、16、32、64、128、256、512或1024位寬;
?一個讀響應(yīng)信號,指示讀事務(wù)的完成狀態(tài)。
寫數(shù)據(jù)通道:
寫數(shù)據(jù)通道攜帶從主機(jī)到從主機(jī)的寫數(shù)據(jù),包括:
?數(shù)據(jù)總線,可以是8、16、32、64、128、256、512或1024位寬;
?字節(jié)有效信號為每8個數(shù)據(jù)位,表明哪些字節(jié)的數(shù)據(jù)是有效的。
寫數(shù)據(jù)通道信息總是被視為緩沖的,這樣主端就可以執(zhí)行寫傳輸,而不需要等待從端確認(rèn)。
寫響應(yīng)信道:
從端使用寫響應(yīng)通道來響應(yīng)寫傳輸。所有寫傳輸都需要在寫響應(yīng)通道上發(fā)出完成信號。寫傳輸完成時,寫響應(yīng)只對一個完全的傳輸發(fā)出響應(yīng)信號,而不是對傳輸中的每個數(shù)據(jù)傳輸發(fā)出響應(yīng)信號。
3.AXI總線的互聯(lián):
AXI協(xié)議提供了一個單獨的接口定義,用于以下接口:
主機(jī)和互聯(lián)接口之間的連接;
從機(jī)和互連接口之間的連接;
主機(jī)和從機(jī)之間連接;
AXI的連接接口如下:
AXI的拓?fù)浣Y(jié)構(gòu),大多數(shù)系統(tǒng)使用AXI以下三種互連拓?fù)渲?
?共享地址和數(shù)據(jù)總線;
?共享地址總線和多個數(shù)據(jù)總線;
?多層,具有多個地址和數(shù)據(jù)總線;
在大多數(shù)系統(tǒng)中,地址通道帶寬需求明顯小于數(shù)據(jù)通道帶寬需求。這樣的系統(tǒng)可以通過使用多個數(shù)據(jù)總線的共享地址總線來實現(xiàn)并行數(shù)據(jù)傳輸,從而在系統(tǒng)性能和互連復(fù)雜性之間實現(xiàn)良好的平衡。
-
FPGA
+關(guān)注
關(guān)注
1645文章
22034瀏覽量
617950 -
接口
+關(guān)注
關(guān)注
33文章
8992瀏覽量
153667 -
總線
+關(guān)注
關(guān)注
10文章
2959瀏覽量
89705 -
AMBA
+關(guān)注
關(guān)注
0文章
70瀏覽量
15441 -
AXI
+關(guān)注
關(guān)注
1文章
136瀏覽量
17228
發(fā)布評論請先 登錄
看看在SpinalHDL中AXI4總線互聯(lián)IP的設(shè)計
SoC Designer AXI4協(xié)議包的用戶指南
AMBA 4 AXI4、AXI4-Lite和AXI4-流協(xié)議斷言用戶指南
AXI4接口協(xié)議的基礎(chǔ)知識

一文詳解ZYNQ中的DMA與AXI4總線

深入AXI4總線一握手機(jī)制

AXI4 、 AXI4-Lite 、AXI4-Stream接口
AXI3與AXI4寫響應(yīng)的依賴區(qū)別?
AXI4協(xié)議五個不同通道的握手機(jī)制

FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

FPGA AXI4協(xié)議學(xué)習(xí)筆記(三)

AXI4-Lite協(xié)議簡明學(xué)習(xí)筆記

Xilinx FPGA AXI4總線(一)介紹【AXI4】【AXI4-Lite】【AXI-Stream】

漫談AMBA總線-AXI4協(xié)議的基本介紹

AMBA AXI4接口協(xié)議概述

評論