一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在IP集成器中將單工TX/RX核合并到多個Quad

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 2023-06-09 10:55 ? 次閱讀

要為 Versal 的多個 Quad 創(chuàng)建收發(fā)器設(shè)置,建議從 Transceiver Bridge IP 開始,在其中選擇所需的設(shè)置,然后交由 Vivado 通過塊自動化設(shè)置來為此設(shè)置創(chuàng)建必要的 Quad。

Bridge IP 僅支持單一設(shè)置。以下展示了關(guān)于同一個收發(fā)器內(nèi)為 TX 和 RX 采用不同的設(shè)置的具體方法示例。其中部分示例支持塊自動化設(shè)置,但部分示例則需要適當?shù)氖謩诱{(diào)整。

示例 1

單 RX 核與單 TX 核,各含 8 條通道,置于兩個 Quad 內(nèi)

首先,為 Versal 器件創(chuàng)建一個工程,并打開塊設(shè)計:

1d843a04-05f8-11ee-962d-dac502259ad0.png

1dacc028-05f8-11ee-962d-dac502259ad0.png

在此塊設(shè)計中添加一個 Transceivers Bridge IP,并對其進行配置:

1dd3e90a-05f8-11ee-962d-dac502259ad0.png

1e0330f2-05f8-11ee-962d-dac502259ad0.png

此處選擇的是 Aurora 模板,針對這 8 條通道選中了 Simplex TX。

隨后進入“Transceiver Configs”(收發(fā)器配置),選擇要使用的線速率和 PLL:

1e30a05a-05f8-11ee-962d-dac502259ad0.png

然后,為此 Transceivers Bridge IP 運行“Block Automation”(塊自動化設(shè)置):

1e808c1e-05f8-11ee-962d-dac502259ad0.png

這樣即可得到適用于該核的設(shè)置:

1ea5bb74-05f8-11ee-962d-dac502259ad0.png

現(xiàn)在,添加另一個 Transceivers Bridge IP。

此處選擇的是“JESD204 64B66B”,針對 8 條通道選中 Simplex RX:

1ee29d96-05f8-11ee-962d-dac502259ad0.png

1f14bd1c-05f8-11ee-962d-dac502259ad0.png

可以看到,此 RX 設(shè)置所選的線速率和 PLL 與前者不同。

為此新 Transceivers Bridge IP 運行塊自動化設(shè)置:

1f52100e-05f8-11ee-962d-dac502259ad0.png

1f83ebba-05f8-11ee-962d-dac502259ad0.png

現(xiàn)在可看到,兩個 Transceivers Bridge IP 均已連接到以上相同的 Quad IP。

1fb1cb0c-05f8-11ee-962d-dac502259ad0.png

查看 Transceiver Quad IP 可以發(fā)現(xiàn),兩個單工設(shè)置的協(xié)議均已同步到 Quad IP。至此,此示例已完成。下一步,只需照常為 Quad 設(shè)置位置即可。

示例 2

單 RX 核與三 TX 核(共含 12 條通道,置于三個 Quad 內(nèi))

此設(shè)置將采用單個含 12 條通道的 Aurora RX 核(12Gbps 和 RPLL)和 3 TX 核(各含 4 條通道)。

一個 TX 核采用默認原始設(shè)置,含 12Gbps 和 TXPI 控制。

一個 TX 核采用 8B10B 編碼和 6Gbps。

一個 TX 核采用 23Gbps 和 64B66B 編碼(同步變速箱)。

創(chuàng)建工程和塊設(shè)計后,首先請為 12 條通道創(chuàng)建一個 RX 核,配置為 Aurora 64B66B 并使用 RPLL:

1ff6101e-05f8-11ee-962d-dac502259ad0.png

接下來,運行塊自動化設(shè)置:

202239a0-05f8-11ee-962d-dac502259ad0.png

在此可以看到含 3 個 Quad IP 的 RX bridge IP。

創(chuàng)建首個 TX 核,如下所示:

204f53fe-05f8-11ee-962d-dac502259ad0.png

運行塊自動化設(shè)置,這樣即可看到:

209971dc-05f8-11ee-962d-dac502259ad0.png

此 TX 核連接到其中一個 Quad IP。

如果要使用另一個 Quad 的各條通道,則需要手動更改到另一個四通道的連接(已高亮)以及時鐘信號和控制信號。

此外還需要在這些 Quad 之間移植 TX 協(xié)議。目前暫時無需執(zhí)行這些操作。

添加第二個 TX 核:

20d16e70-05f8-11ee-962d-dac502259ad0.png

通過執(zhí)行塊自動化設(shè)置和自動連接,可得到如下結(jié)果:

21191c0c-05f8-11ee-962d-dac502259ad0.png

可看到,塊自動化設(shè)置會選擇下一個 Quad 以連接 4 條通道。

同樣,如果希望使用另一個 Quad,需要手動更改連接和協(xié)議。

添加第三個 TX 核:

2152af76-05f8-11ee-962d-dac502259ad0.png

運行塊自動化設(shè)置和自動連接:

218fcc1c-05f8-11ee-962d-dac502259ad0.png

同上,塊自動化設(shè)置使用可用的 Quad 來連接 TX 通道。

現(xiàn)在,可確認 BD 并通過設(shè)置位置約束來照常實現(xiàn)此設(shè)計。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 收發(fā)器
    +關(guān)注

    關(guān)注

    10

    文章

    3556

    瀏覽量

    107086
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2179

    瀏覽量

    123931
  • Quad
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    7744
  • 集成器
    +關(guān)注

    關(guān)注

    1

    文章

    7

    瀏覽量

    2200
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    165

    瀏覽量

    7939

原文標題:開發(fā)者分享|Versal GTY - 如何在 IP 集成器中將單工 TX / RX 核合并到多個 Quad

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    何在未使用的QUAD和部分使用的QUAD中連接RX,TX,MGTREFCLK?

    RX of未使用的QUAD連接到GND,但是一些參考板使它們保持打開狀態(tài)。哪個更合理?您是否會簡要說明如何在未使用的QUAD和部分使用的QUAD
    發(fā)表于 06-17 08:00

    如何將多個模塊的代碼合并到一個工程里?

    如何將多個模塊的代碼合并到一個工程里?
    發(fā)表于 11-18 07:39

    Gowin DVI TX RX IP快速用戶指南

    Gowin DVI TX RX IP用戶指南主要內(nèi)容包括產(chǎn)品概述、功能描述、配置調(diào)用、參考設(shè)計等,旨在幫助用戶快速了解 Gowin DVI TX R
    發(fā)表于 10-08 06:01

    如何將SAI RX同步到TX?

    ) 僅列出了將 TX 同步到 RX 的sai-synchronous-rx屬性。我們?nèi)?b class='flag-5'>何在我們的設(shè)備樹中定義我們的 SAI 模塊,以便 RX
    發(fā)表于 03-21 08:23

    Northwest Logic支持Xilinx IP集成器工具流

    Northwest Logic? 的 ?DMA? 內(nèi)核現(xiàn)已支持 ?Vivado? 設(shè)計套件中的 ?IP? 集成器工具流。 IP? 集成器流可為客戶簡化將基于 ?AMBA? AXI4?
    發(fā)表于 02-09 08:12 ?415次閱讀
    Northwest Logic支持Xilinx <b class='flag-5'>IP</b><b class='flag-5'>集成器</b>工具流

    何在EDK中使用自己的 IP?

    何在EDK中使用自己的 IP呢? 這是很多人夢寐以求的事情。然而在EDK以及ISE的各種文檔中對此卻遮遮掩掩,欲語還休。
    發(fā)表于 02-11 13:35 ?2256次閱讀

    Xilinx的HDMI 1.4Tx/Rx和HDMI 2.0Tx/RxIP內(nèi)核介紹

    Xilinx的HDMI 1.4 Tx / Rx和HDMI 2.0 Tx / RxIP內(nèi)核將采用最新發(fā)布的inrevium AMERICA
    的頭像 發(fā)表于 11-28 06:23 ?1.3w次閱讀

    何在vivado創(chuàng)建新工程上使用IP集成器創(chuàng)建塊設(shè)計

    本文介紹如何在 vivado 開發(fā)教程(一) 創(chuàng)建新工程 的基礎(chǔ)上, 使用IP集成器, 創(chuàng)建塊設(shè)計。
    的頭像 發(fā)表于 02-08 10:47 ?2695次閱讀
    如<b class='flag-5'>何在</b>vivado創(chuàng)建新工程上使用<b class='flag-5'>IP</b><b class='flag-5'>集成器</b>創(chuàng)建塊設(shè)計

    為什么要TX RX分層?

    我們所說的TX、RX分層,主要為了解決BGA區(qū)域、連接器區(qū)域的過孔與線的串擾,在BGA出線時TX、RX實現(xiàn)了分層,那么在BGA外部自然而然也是分層的。
    的頭像 發(fā)表于 04-11 14:59 ?7609次閱讀
    為什么要<b class='flag-5'>TX</b> <b class='flag-5'>RX</b>分層?

    TX、RX分層該如何出線?

    有同學(xué)已經(jīng)知道要TX、RX分層出線以減小串擾。TX、RX分層的字面意思,就是TXRX不同層。但
    的頭像 發(fā)表于 04-11 15:03 ?1.3w次閱讀
    <b class='flag-5'>TX</b>、<b class='flag-5'>RX</b>分層該如何出線?

    Gowin DVI TX RX IP用戶指南

    Gowin DVI TX RX IP 用戶指南主要內(nèi)容包括產(chǎn)品概述、功能描述、配置 調(diào)用、參考設(shè)計等,旨在幫助用戶快速了解 Gowin DVI TX
    發(fā)表于 09-15 10:15 ?0次下載
    Gowin DVI <b class='flag-5'>TX</b> <b class='flag-5'>RX</b> <b class='flag-5'>IP</b>用戶指南

    Gowin LVDS 7to1 TX RX IP用戶指南

    電子發(fā)燒友網(wǎng)站提供《Gowin LVDS 7to1 TX RX IP用戶指南.pdf》資料免費下載
    發(fā)表于 09-16 14:31 ?0次下載
    Gowin LVDS 7to1 <b class='flag-5'>TX</b> <b class='flag-5'>RX</b> <b class='flag-5'>IP</b>用戶指南

    IP_數(shù)據(jù)表(I-27):MIPI D-PHY Tx/Rx for TSMC 40nm LP

    IP_數(shù)據(jù)表(I-27):MIPI D-PHY Tx/Rx for TSMC 40nm LP
    發(fā)表于 07-05 19:45 ?1次下載
    <b class='flag-5'>IP</b>_數(shù)據(jù)表(I-27):MIPI D-PHY <b class='flag-5'>Tx</b>/<b class='flag-5'>Rx</b> for TSMC 40nm LP

    IP_數(shù)據(jù)表(I-28):MIPI D-PHY Tx/Rx for Samsung 28nm

    IP_數(shù)據(jù)表(I-28):MIPI D-PHY Tx/Rx for Samsung 28nm
    發(fā)表于 07-05 19:46 ?1次下載
    <b class='flag-5'>IP</b>_數(shù)據(jù)表(I-28):MIPI D-PHY <b class='flag-5'>Tx</b>/<b class='flag-5'>Rx</b> for Samsung 28nm

    何在Vivado中配置FIFO IP

    Vivado IP提供了強大的FIFO生成器,可以通過圖形化配置快速生成FIFO IP
    的頭像 發(fā)表于 08-07 15:36 ?5231次閱讀
    如<b class='flag-5'>何在</b>Vivado中配置FIFO <b class='flag-5'>IP</b><b class='flag-5'>核</b>