考慮到目前市場(chǎng)上有數(shù)千種轉(zhuǎn)換器，為特定應(yīng)用選擇合適的ADC似乎是一項(xiàng)艱巨的任務(wù)。直接方法是直接訪問(wèn)選擇指南和參數(shù)搜索引擎，例如ADI公司網(wǎng)站上提供的搜索引擎。輸入采樣率，分辨率，電源電壓和其他重要屬性，單擊“查找”按鈕，并希望最好。但這通常是不夠的。如何處理多種明顯的“最佳選擇”？有沒(méi)有辦法以更好的理解和更好的結(jié)果來(lái)處理任務(wù)？

目前，大多數(shù)ADC應(yīng)用可分為四大細(xì)分市場(chǎng)：（a）數(shù)據(jù)采集，（b）精密工業(yè)測(cè)量，（c）語(yǔ)音帶和音頻，以及（d）“高速”（意味著采樣速率大于約5 MSPS）。這些應(yīng)用中的很大一部分可以通過(guò)逐次逼近（SAR）、Σ-Δ（Σ-Δ）和流水線(xiàn)ADC來(lái)滿(mǎn)足?；玖私膺@些、三種最流行的ADC架構(gòu)及其與細(xì)分市場(chǎng)的關(guān)系，是對(duì)選擇指南和搜索引擎的有用補(bǔ)充。

圖1.ADC 架構(gòu)、應(yīng)用、分辨率和采樣速率。

圖1中的分類(lèi)大致顯示了這些應(yīng)用領(lǐng)域和相關(guān)的典型架構(gòu)與ADC分辨率（縱軸）和采樣速率（橫軸）的關(guān)系。虛線(xiàn)代表2005年中期的大致技術(shù)水平。盡管各種體系結(jié)構(gòu)的規(guī)范有很多重疊，但應(yīng)用程序本身是選擇所需特定體系結(jié)構(gòu)的關(guān)鍵。

逐次逼近用于數(shù)據(jù)采集的ADC

逐次逼近型ADC是迄今為止數(shù)據(jù)采集應(yīng)用中最流行的架構(gòu)，特別是當(dāng)多個(gè)通道需要輸入多路復(fù)用時(shí)。從 1970 年代的模塊化和混合器件到當(dāng)今的現(xiàn)代低功耗 IC，逐次逼近型 ADC 一直是數(shù)據(jù)采集系統(tǒng)的主力。該架構(gòu)于1940年代由貝爾實(shí)驗(yàn)室首次用于實(shí)驗(yàn)脈沖編碼調(diào)制（PCM）系統(tǒng)。 Epsco的Bernard Gordon于1954年推出了第一款商用真空管SAR ADC，這是一款耗散11瓦的50位500 kSPS ADC。

現(xiàn)代 IC SAR ADC 的分辨率為 8 位至 18 位，采樣速率高達(dá) MHz。在撰寫(xiě)本文時(shí)，可用器件的最新性能為16 MSPS （AD3）時(shí)為7621位，18 MSPS （AD2）時(shí)為7641位。輸出數(shù)據(jù)通常通過(guò)標(biāo)準(zhǔn)串行接口（I2例如C或SPI），但有些器件具有并行輸出（代價(jià)是引腳數(shù)和封裝尺寸明顯增加）。??

圖2.基本逐次逼近 （SAR） ADC。

基本的逐次逼近架構(gòu)如圖2所示。為了處理快速變化的信號(hào)，SAR ADC具有輸入采樣保持（SHA），以在轉(zhuǎn)換周期內(nèi)保持信號(hào)恒定。轉(zhuǎn)換從內(nèi)部D/A轉(zhuǎn)換器（DAC）設(shè)置為中間電平開(kāi)始。比較器確定SHA輸出是大于還是小于DAC輸出，結(jié)果（轉(zhuǎn)換的最高有效位（MSB））作為1或0存儲(chǔ)在逐次逼近寄存器（SAR）中。然后將DAC設(shè)置為1/4電平或3/4電平（取決于MSB的值），比較器決定轉(zhuǎn)換的第二位。結(jié)果（1或0）存儲(chǔ)在寄存器中，該過(guò)程繼續(xù)，直到確定所有位值。在轉(zhuǎn)換過(guò)程結(jié)束時(shí)，斷位邏輯信號(hào)（EOC、DRDY、BUSY 等）。首字母縮略詞SAR實(shí)際上代表逐次逼近寄存器（控制轉(zhuǎn)換過(guò)程的邏輯塊），通常被理解為整個(gè)架構(gòu)的縮寫(xiě)。

典型SAR ADC的時(shí)序圖如圖3所示。所示功能通常存在于大多數(shù)SAR ADC中，但其確切標(biāo)簽可能因器件而異。請(qǐng)注意，與該特定樣本對(duì)應(yīng)的數(shù)據(jù)在轉(zhuǎn)換時(shí)間結(jié)束時(shí)可用，沒(méi)有“管道”延遲或“延遲”。這使得SAR ADC易于在單脈沖、突發(fā)模式和多路復(fù)用應(yīng)用中使用。

圖3.SAR A/D 轉(zhuǎn)換器的簡(jiǎn)化時(shí)序圖。

大多數(shù)現(xiàn)代IC SAR ADC的內(nèi)部轉(zhuǎn)換過(guò)程由高速時(shí)鐘（內(nèi)部或外部，取決于ADC）控制，不需要與轉(zhuǎn)換開(kāi)始輸入同步。

逐次逼近型ADC轉(zhuǎn)換過(guò)程中使用的基本算法可以追溯到1500年代。它與一個(gè)有用的數(shù)學(xué)難題的解決方案有關(guān) - 通過(guò)最小稱(chēng)重操作序列確定未知重量（參考文獻(xiàn)1）。如前所述，在這個(gè)問(wèn)題中，目標(biāo)是確定最小重量數(shù)，該重量將用于使用天平秤稱(chēng)量從 1 磅到 40 磅的整數(shù)磅數(shù)。數(shù)學(xué)家塔塔利亞（Tartaglia）在1556年提出的一種解決方案是使用權(quán)重的二進(jìn)制系列1磅，2磅，4磅，8磅，16磅和32磅（或20, 21, 22, 23, 24和 25).所提出的稱(chēng)重算法與現(xiàn)代逐次逼近型ADC中使用的算法相同。（應(yīng)該注意的是，該解決方案實(shí)際上可以測(cè)量高達(dá) 63 lb （26– 1） 而不是問(wèn)題中所述的 40 磅）.* 使用天平刻度的二進(jìn)制算法如圖 4 所示，重量未知為 45 磅。

*請(qǐng)注意，如果允許三元（基數(shù)-3：1，0，–1）邏輯，則可以分四個(gè)步驟解決問(wèn)題，在天平的兩側(cè)應(yīng)用1、3、9和27磅的重量。事實(shí)上，這些重量的最大重量為 40 磅。

圖4.使用平衡刻度和二進(jìn)制權(quán)重的逐次逼近ADC算法。

SAR ADC的總體精度和線(xiàn)性度主要取決于內(nèi)部DAC的特性。早期的精密SAR ADC，例如行業(yè)標(biāo)準(zhǔn)的AD574，使用帶有激光調(diào)整薄膜電阻的DAC，以實(shí)現(xiàn)所需的精度和線(xiàn)性度。然而，沉積和調(diào)整薄膜電阻器的過(guò)程會(huì)增加成本，并且在器件受到封裝的機(jī)械應(yīng)力后，薄膜電阻器值可能會(huì)受到影響。

由于這些原因，開(kāi)關(guān)電容（或電荷再分配）DAC在較新的基于CMOS的SAR ADC中變得很流行。開(kāi)關(guān)電容DAC的主要優(yōu)點(diǎn)是精度和線(xiàn)性度主要由高精度光刻決定，光刻技術(shù)確定了電容板面積，從而確定了電容和匹配程度。此外，小型電容器可以與主電容器并聯(lián)放置，在自動(dòng)校準(zhǔn)程序的控制下切換輸入和輸出，以實(shí)現(xiàn)高精度和線(xiàn)性度，而無(wú)需薄膜激光調(diào)整。由于電容器之間的溫度跟蹤可以?xún)?yōu)于1 ppm/8C，因此可實(shí)現(xiàn)高度的溫度穩(wěn)定性。

CMOS是現(xiàn)代SAR ADC的首選工藝，也是模擬開(kāi)關(guān)的理想工藝。因此，輸入多路復(fù)用可以相對(duì)直接地添加到基本的SAR ADC功能中，從而允許在單個(gè)芯片上集成完整的數(shù)據(jù)采集系統(tǒng)。額外的數(shù)字功能也很容易添加到基于SAR的ADC中，因此多路復(fù)用器時(shí)序、自動(dòng)校準(zhǔn)電路等功能正變得越來(lái)越普遍。

圖5顯示了AD79x8系列1 MSPS SAR ADC的元件。音序器允許自動(dòng)轉(zhuǎn)換所選通道，或者如果需要，可以單獨(dú)尋址通道。數(shù)據(jù)通過(guò)串行端口傳輸。SAR ADC在多通道數(shù)據(jù)采集應(yīng)用中很受歡迎，因?yàn)樗鼈內(nèi)狈Ζ?Δ和流水線(xiàn)ADC架構(gòu)中典型的“流水線(xiàn)”延遲。SAR ADC 的轉(zhuǎn)換模式包括“單次”、“突發(fā)”和“連續(xù)”。

圖5.具有1通道輸入多路復(fù)用器的現(xiàn)代8 MSPS SAR ADC的功能框圖。該系列包括AD7908（8位）、AD7918（10位）和

AD7928

（12位）。

用于精密工業(yè)測(cè)量和儀器儀表的Σ-Δ型ADC

現(xiàn)代Σ-Δ型ADC實(shí)際上已經(jīng)取代了積分型ADC（雙斜率、三斜率、四斜率等），適用于需要高分辨率（16位至24位）和高達(dá)幾百赫茲的有效采樣速率的應(yīng)用。高分辨率與片內(nèi)可編程增益放大器（PGA）相結(jié)合，可將傳感器（如電子秤和熱電偶）的小輸出電壓直接數(shù)字化。正確選擇采樣速率和數(shù)字濾波器帶寬還可以實(shí)現(xiàn)對(duì) 50 Hz 和 60 Hz 電力線(xiàn)頻率的出色抑制。Σ-Δ型ADC為使用儀表放大器（儀表放大器）和SAR ADC的傳統(tǒng)方法提供了一種有吸引力的替代方案。

Σ-Δ ADC架構(gòu)背后的基本概念起源于1950年代的貝爾實(shí)驗(yàn)室，即利用三角形調(diào)制和差分PCM的實(shí)驗(yàn)性數(shù)字傳輸系統(tǒng)。到 1960 年代末，Σ-Δ 架構(gòu)已廣為人知。然而，由于數(shù)字濾波器（當(dāng)時(shí)很少見(jiàn)）是架構(gòu)中不可或缺的一部分，因此直到1980年代后期才出現(xiàn)實(shí)際的IC實(shí)現(xiàn)，當(dāng)時(shí)數(shù)字CMOS中的信號(hào)處理變得廣泛可用。Σ-Δ 中使用的基本概念（過(guò)采樣、噪聲整形、數(shù)字濾波和抽?。┤鐖D 6 所示。

圖6.Σ-Δ 中使用的基本概念的噪聲頻譜效應(yīng)：過(guò)采樣、數(shù)字濾波、噪聲整形和抽取。

圖6A顯示了傳統(tǒng)“奈奎斯特”操作的噪聲頻譜，其中ADC輸入信號(hào)介于直流和直流之間fS/2，并且量化噪聲均勻分布在同一帶寬上。在圖6B中，采樣頻率增加了一個(gè)系數(shù)K（過(guò)采樣比），但輸入信號(hào)帶寬保持不變。然后用數(shù)字濾波器去除落在信號(hào)帶寬之外的量化噪聲。輸出數(shù)據(jù)速率現(xiàn)在可以降低（抽?。┗卦疾蓸铀俾蔲S.這種過(guò)采樣過(guò)程，然后是數(shù)字濾波和抽取，增加了奈奎斯特帶寬內(nèi)的SNR（直流至fS/2).K每加倍，直流至-fS/2帶寬增加 3 dB。圖6C顯示了基本的Σ-Δ架構(gòu)，其中傳統(tǒng)的ADC被Σ-Δ調(diào)制器取代。調(diào)制器的作用是整形量化噪聲，使其大部分發(fā)生在目標(biāo)帶寬之外，從而大大提高DC-fS/2區(qū)域。

基本的一階Σ-Δ型ADC如圖7所示，Σ-Δ調(diào)制器較為詳細(xì)。

圖7.一階Σ-Δ型ADC。

該基本調(diào)制器的核心是一個(gè)1位ADC（比較器）和一個(gè)1位DAC（開(kāi)關(guān)）。雖然有許多多位Σ-Δ型ADC，但使用單位調(diào)制器的ADC具有固有的出色差分線(xiàn)性度的明顯優(yōu)勢(shì)。

調(diào)制器的輸出為1位數(shù)據(jù)流。由于積分器周?chē)呢?fù)反饋，B處的信號(hào)平均值必須等于V在.如果 V在為零（即中間量程），輸出數(shù)據(jù)流中有相等數(shù)量的 1 和 0。當(dāng)輸入信號(hào)變得更正時(shí)，1 的數(shù)量增加，0 的數(shù)量減少。同樣，當(dāng)輸入信號(hào)變?yōu)楦?fù)時(shí)，1 的數(shù)量減少，0 的數(shù)量增加。因此，輸出流中的 1 與同一間隔內(nèi)樣本總數(shù)（<> 密度）的比率必須與輸入的直流值成正比。

調(diào)制器還通過(guò)充當(dāng)信號(hào)的低通濾波器和量化噪聲的高通濾波器來(lái)實(shí)現(xiàn)噪聲整形功能。請(qǐng)注意，數(shù)字濾波器是 Σ-Δ ADC 的組成部分，可以對(duì)其進(jìn)行優(yōu)化以提供出色的 50 Hz/60 Hz 工頻抑制。但是，數(shù)字濾波器確實(shí)引入了固有的流水線(xiàn)延遲，這在多路復(fù)用和伺服應(yīng)用中絕對(duì)必須考慮。如果信號(hào)多路復(fù)用到Σ-Δ型ADC，則必須允許數(shù)字濾波器建立到新值，然后輸出數(shù)據(jù)才有效。這種建立通常需要幾個(gè)輸出時(shí)鐘周期。由于數(shù)字濾波器的流水線(xiàn)延遲，Σ-Δ轉(zhuǎn)換器不能在“單脈沖”或“突發(fā)”模式下工作。

雖然簡(jiǎn)單的一階單比特Σ-Δ型ADC由于采用1位ADC和1位DAC而具有固有的線(xiàn)性和單調(diào)性，但它不能為高分辨率應(yīng)用提供足夠的噪聲整形。增加調(diào)制器中的積分器數(shù)量（類(lèi)似于向?yàn)V波器添加極點(diǎn)）可提供更多的噪聲整形，但代價(jià)是更復(fù)雜的設(shè)計(jì)，如圖8所示，二階1位調(diào)制器。請(qǐng)注意，與一階調(diào)制器相比，噪聲整形特性有所改善。高階調(diào)制器（大于三階）難以穩(wěn)定，并且存在重大的設(shè)計(jì)挑戰(zhàn)。

圖8.二階Σ-Δ調(diào)制器。

高階調(diào)制器的一種常用替代方案是使用多位架構(gòu)，其中1位ADC（比較器）替換為N位閃存轉(zhuǎn)換器，單位DAC（開(kāi)關(guān)）替換為高度線(xiàn)性的N位DAC。通過(guò)使用數(shù)據(jù)加擾等技術(shù)來(lái)實(shí)現(xiàn)內(nèi)部ADC和DAC所需的線(xiàn)性度，可以避免多位Σ-Δ型ADC中昂貴的激光調(diào)整。

雖然集成架構(gòu)（雙斜率、三斜率等）仍用于數(shù)字電壓表等應(yīng)用，但 CMOS Σ-Δ ADC 是當(dāng)今工業(yè)測(cè)量應(yīng)用的主要轉(zhuǎn)換器。這些轉(zhuǎn)換器提供出色的電力線(xiàn)共模抑制和高達(dá) 24 位的分辨率以及片上校準(zhǔn)等數(shù)字便利性。許多器件具有可編程增益放大器（PGA），允許直接數(shù)字化來(lái)自橋式和熱電偶傳感器的小信號(hào)，而無(wú)需額外的外部信號(hào)調(diào)理電路和儀表放大器。

圖9顯示了精密稱(chēng)重傳感器的簡(jiǎn)化圖。這種特殊的稱(chēng)重傳感器在 10V 激勵(lì)下為 2 kg 的負(fù)載產(chǎn)生 5mV 滿(mǎn)量程輸出電壓。

電橋的共模輸出電壓為2.5 V。該圖顯示了 2 kg 負(fù)載的橋電阻值。任何給定負(fù)載的輸出電壓與激勵(lì)電壓成正比，即與電源電壓成比例。

圖9.稱(chēng)重傳感器信號(hào)調(diào)理應(yīng)用。

對(duì)這種低電平輸出進(jìn)行數(shù)字化的傳統(tǒng)方法是使用儀表放大器提供必要的增益，以驅(qū)動(dòng)14位至18位分辨率的傳統(tǒng)SAR ADC。出于失調(diào)和漂移方面的考慮，需要AD5555或AD8230等“自穩(wěn)穩(wěn)零”儀表放大器。由于自動(dòng)歸零儀表放大器的噪聲，需要適當(dāng)?shù)臑V波電路。此外，SAR ADC的輸出數(shù)據(jù)通常被平均，以進(jìn)一步降低噪聲。

圖10顯示了傳統(tǒng)儀表放大器/SAR ADC方法的一個(gè)有吸引力的替代方案，該方法使用稱(chēng)重傳感器和AD7799高分辨率Σ-Δ型ADC之間的直接連接。ADC以10.16 Hz的吞吐速率將4 mV滿(mǎn)量程電橋輸出數(shù)字化為約7個(gè)“無(wú)噪聲”位（有關(guān)折合到輸入端的噪聲和無(wú)噪聲代碼分辨率的更多討論，請(qǐng)參閱進(jìn)一步閱讀1）。比率式操作免除了增設(shè)精密基準(zhǔn)電壓源的需要。

圖 10.使用高分辨率Σ-Δ型ADCAD7799進(jìn)行稱(chēng)重傳感器信號(hào)調(diào)理

當(dāng)極低電平信號(hào)必須數(shù)字化為高分辨率時(shí)，Σ-Δ ADC是一種有吸引力的選擇，但用戶(hù)應(yīng)了解，Σ-Δ ADC比SAR ADC的數(shù)字密集度更高，因此可能需要更長(zhǎng)的開(kāi)發(fā)周期。評(píng)估板和軟件可以極大地幫助這一過(guò)程。盡管如此，仍有許多儀器儀表和傳感器信號(hào)調(diào)理應(yīng)用可以通過(guò)傳統(tǒng)的儀表放大器（用于信號(hào)放大和共模抑制）以及多路復(fù)用器和SAR ADC高效解決。

西格瑪三角洲用于語(yǔ)音帶和音頻的ADC

除了為各種工業(yè)測(cè)量應(yīng)用（精密測(cè)量、傳感器監(jiān)控、電能計(jì)量和電機(jī)控制）提供有吸引力的解決方案外，Σ-Δ轉(zhuǎn)換器還主導(dǎo)著現(xiàn)代語(yǔ)音頻段和音頻應(yīng)用。Σ-Δ轉(zhuǎn)換器固有的高過(guò)采樣率的一個(gè)主要優(yōu)點(diǎn)是，它們簡(jiǎn)化了ADC的輸入抗混疊濾波器和DAC的輸出抗成像濾波器。此外，在基于CMOS的轉(zhuǎn)換器中添加數(shù)字功能的便利性使得數(shù)字濾波器可編程性等功能變得實(shí)用，而整體芯片面積、功耗和成本僅略有增加。

語(yǔ)音帶音頻的數(shù)字技術(shù)始于 1940 年代 PCM 電信應(yīng)用的早期。早期的T載波系統(tǒng)使用8位壓縮ADC和擴(kuò)展DAC，8 kSPS的采樣頻率成為早期標(biāo)準(zhǔn)。

現(xiàn)代數(shù)字蜂窩系統(tǒng)采用更高分辨率的過(guò)采樣線(xiàn)性Σ-Δ型ADC和DAC，而不是低分辨率的擴(kuò)容技術(shù)。典型的SNR要求為60 dB至70 dB。如果需要擴(kuò)展/擴(kuò)展以與舊系統(tǒng)兼容，則在DSP硬件或軟件中完成。語(yǔ)音帶“編解碼器”（coder/decoders）具有PCM以外的許多應(yīng)用，例如語(yǔ)音處理，加密等，有多種類(lèi)型。

Σ-Δ型ADC和DAC也主導(dǎo)著要求更高的音頻市場(chǎng)，包括FM立體聲、計(jì)算機(jī)音頻、立體聲光盤(pán)（CD）、數(shù)字音頻磁帶（DAT）和DVD音頻等?？傊C波失真加噪聲 （THD + N） 要求范圍為 60 dB 至大于 100 dB，采樣速率范圍為 48 kSPS 至 192 kSPS?，F(xiàn)代CMOSΣ-Δ型ADC和DAC可以滿(mǎn)足這些要求，并提供通常與此類(lèi)應(yīng)用相關(guān)的附加數(shù)字功能。

用于高速應(yīng)用的
流水線(xiàn)ADC（采樣速率大于5 MSPS）

在本文中，我們將任何需要大于5 MSPS采樣速率的應(yīng)用任意定義為“高速”。圖1顯示，SAR和流水線(xiàn)ADC之間的采樣速率在大約1 MSPS和5 MSPS之間存在重疊區(qū)域。除了這個(gè)小區(qū)域，被認(rèn)為是高速的應(yīng)用通常由流水線(xiàn)ADC提供服務(wù)。如今，低功耗CMOS流水線(xiàn)轉(zhuǎn)換器不僅是視頻市場(chǎng)的首選ADC，也是許多其他市場(chǎng)的首選ADC。這與1980年代形成鮮明對(duì)比，當(dāng)時(shí)這些市場(chǎng)由IC閃存轉(zhuǎn)換器（主導(dǎo)8位視頻市場(chǎng)，采樣速率在15 MSPS和100 MSPS之間）或更高分辨率，更昂貴的模塊化/混合解決方案提供服務(wù)。盡管低分辨率閃存轉(zhuǎn)換器仍然是流水線(xiàn)ADC的重要構(gòu)建模塊，但它們很少單獨(dú)使用，除非采樣速率極高（通常大于1 GHz或2 GHz），要求分辨率不超過(guò)6位至8位。

如今，需要“高速”ADC的市場(chǎng)包括許多類(lèi)型的儀器儀表應(yīng)用（數(shù)字示波器、頻譜分析儀和醫(yī)學(xué)成像）。視頻、雷達(dá)、通信（中頻采樣、軟件無(wú)線(xiàn)電、基站、機(jī)頂盒等）和消費(fèi)電子產(chǎn)品（數(shù)碼相機(jī)、顯示器電子產(chǎn)品、DVD、高清電視和高清電視）也需要高速轉(zhuǎn)換器。

流水線(xiàn)ADC起源于1950年代首次使用的子范圍架構(gòu)。一個(gè)簡(jiǎn)單的6位、兩級(jí)子范圍ADC的框圖如圖11所示。

圖 11.6位、兩級(jí)子量程ADC。

SHA的輸出由第一級(jí)3位子ADC（SADC）數(shù)字化，通常是閃存轉(zhuǎn)換器。粗略的3位MSB轉(zhuǎn)換使用3位子DAC（SDAC）轉(zhuǎn)換回模擬信號(hào)。然后從SHA輸出中減去SDAC輸出，放大差值，該“殘余信號(hào)”由第二級(jí)3位SADC數(shù)字化，以產(chǎn)生總6位輸出字的三個(gè)LSB。

圖 12.第二級(jí)SADC輸入端的殘余波形。

通過(guò)檢查第二級(jí)ADC輸入端的“殘余”波形，可以最好地評(píng)估該子范圍ADC，如圖12所示。該波形是施加到ADC模擬輸入端的低頻斜坡信號(hào)的典型波形。為了不丟失代碼，殘余波形不得超過(guò)第二級(jí)ADC的輸入范圍，如圖12A的理想情況所示。這意味著 N1 位 SADC 和 N1 位 SDAC 都必須精確到 優(yōu)于 N1 + N2 位。在所示的示例中，N1 = 3、N2 = 3 和 N1 + N2 = 6。當(dāng)殘余波形超出N12 SADC“R”的范圍并落在“X”或“Y”區(qū)域內(nèi)時(shí)，圖2B所示的情況將導(dǎo)致失碼，這可能是由非線(xiàn)性N1 SADC或級(jí)間增益和/或失調(diào)不匹配引起的。在這種情況下，ADC輸出可能如圖13所示。

圖 13.由于MSB ADC非線(xiàn)性或級(jí)間未對(duì)準(zhǔn)而導(dǎo)致的失碼。

如圖所示，此架構(gòu)對(duì)于高達(dá) 8 位的分辨率很有用 （N1 = N2 = 4）;然而，在兩級(jí)之間保持優(yōu)于8位的對(duì)齊（特別是在溫度變化期間）可能很困難。在這一點(diǎn)上，值得注意的是，除了超出本討論范圍的某些設(shè)計(jì)問(wèn)題之外，對(duì)于子范圍架構(gòu)中每個(gè)階段的位數(shù)相等，沒(méi)有特別的要求。此外，可以有兩個(gè)以上的階段。盡管如此，圖11所示的架構(gòu)僅限于大約8位分辨率，除非添加某種形式的糾錯(cuò)。

糾錯(cuò)的子范圍ADC架構(gòu)出現(xiàn)在1960年代中期，是實(shí)現(xiàn)更高分辨率的有效手段，同時(shí)仍然利用基本的子范圍架構(gòu)。例如，在兩級(jí)6位子范圍ADC中，第二級(jí)ADC增加了一個(gè)額外的位，允許對(duì)圖12中顯示為“X”和“Y”的區(qū)域進(jìn)行數(shù)字化。第二級(jí)ADC中的額外范圍允許殘余波形偏離其理想值，前提是它不超過(guò)第二級(jí)ADC的范圍。但是，內(nèi)部SDAC仍必須精確到超過(guò)整體分辨率N1 + N2。

圖6所示為具有糾錯(cuò)功能的基本14位子量程ADC，第二級(jí)分辨率從原來(lái)的4位增加到3位。當(dāng)殘波波形落在“X”或“Y”超量程區(qū)域時(shí)，修改N1 SADC的結(jié)果所需的附加邏輯，通過(guò)簡(jiǎn)單的加法器與添加到殘差波形的直流失調(diào)電壓一起實(shí)現(xiàn)。在這種安排中，第二階段 SADC 的 MSB 控制 MSB 是遞增 001 還是未經(jīng)修改地通過(guò)。

值得注意的是，在第二級(jí)ADC中可以使用多個(gè)校正位，這是轉(zhuǎn)換器設(shè)計(jì)過(guò)程的一部分，超出了本文的討論范圍。

圖14所示的糾錯(cuò)子范圍ADC沒(méi)有流水線(xiàn)延遲。輸入 SHA 在發(fā)生以下事件所需的時(shí)間內(nèi)保持保持模式：第一級(jí) SADC 做出決定，其輸出由第一級(jí) SDAC 重建，SDAC 輸出從 SHA 輸出中減去，放大，并由第二級(jí) SADC 數(shù)字化。數(shù)字?jǐn)?shù)據(jù)通過(guò)糾錯(cuò)邏輯和輸出寄存器后，即可使用;轉(zhuǎn)換器已準(zhǔn)備好進(jìn)行另一個(gè)采樣時(shí)鐘輸入。

圖 14.6位子量程誤差校正ADC，N1 = 3，N2 = 4。

為了提高基本子范圍ADC的速度，圖15所示的“流水線(xiàn)”架構(gòu)變得非常流行。該流水線(xiàn)ADC具有數(shù)字校正的子范圍架構(gòu)，其中兩級(jí)中的每一級(jí)在轉(zhuǎn)換周期的一半內(nèi)對(duì)數(shù)據(jù)進(jìn)行操作，然后在采樣時(shí)鐘的下一階段之前將其殘余輸出傳遞到“流水線(xiàn)”中的下一級(jí)。級(jí)間采樣保持（T/H）用作模擬延遲線(xiàn)——當(dāng)?shù)谝患?jí)轉(zhuǎn)換完成時(shí)，它定時(shí)進(jìn)入保持模式。這為內(nèi)部SADC、SDAC和放大器提供了更長(zhǎng)的建立時(shí)間，并允許流水線(xiàn)轉(zhuǎn)換器以比非流水線(xiàn)版本高得多的總采樣速率運(yùn)行。

圖 15.具有糾錯(cuò)功能的子范圍ADC中的通用流水線(xiàn)級(jí)。

在設(shè)計(jì)流水線(xiàn)ADC時(shí)，可以進(jìn)行許多設(shè)計(jì)權(quán)衡，例如級(jí)數(shù)、每級(jí)位數(shù)、校正位數(shù)和時(shí)序。為了確保來(lái)自與特定樣本對(duì)應(yīng)的各個(gè)級(jí)的數(shù)字?jǐn)?shù)據(jù)同時(shí)到達(dá)糾錯(cuò)邏輯，必須在流水線(xiàn)級(jí)的每個(gè)輸出中添加適當(dāng)數(shù)量的移位寄存器。例如，如果第一階段需要七個(gè)移位寄存器延遲，則下一階段將需要六個(gè)，接下來(lái)的五個(gè)，依此類(lèi)推。這會(huì)將數(shù)字流水線(xiàn)延遲添加到最終輸出數(shù)據(jù)中，如圖16所示，這是典型流水線(xiàn)ADC AD9235的時(shí)序。

圖 16.典型流水線(xiàn)ADC的時(shí)序，即12位、65 MSPS AD9235。

對(duì)于12位、65 MSPS AD9235，流水線(xiàn)延遲有<>個(gè)時(shí)鐘周期（有時(shí)稱(chēng)為延遲）。此延遲可能是問(wèn)題，也可能不是問(wèn)題，具體取決于應(yīng)用程序。如果ADC位于反饋控制環(huán)路內(nèi)，則延遲可能是一個(gè)問(wèn)題——在重疊區(qū)域，逐次逼近架構(gòu)將是更好的選擇。延遲也使得流水線(xiàn)ADC難以在多路復(fù)用應(yīng)用中使用。

然而，在頻率響應(yīng)比建立時(shí)間更重要的大量應(yīng)用中，延遲問(wèn)題并不是一個(gè)真正的問(wèn)題。

與大多數(shù)CMOS流水線(xiàn)ADC相關(guān)的一個(gè)微妙問(wèn)題是它們?cè)诘筒蓸铀俾氏碌男阅?。由于?nèi)部時(shí)序通常由外部采樣時(shí)鐘控制，因此極低的采樣速率將內(nèi)部采樣保持的保持時(shí)間延長(zhǎng)至過(guò)度下降導(dǎo)致轉(zhuǎn)換誤差的程度。因此，大多數(shù)流水線(xiàn)ADC都有最小和最大采樣速率的規(guī)范。顯然，這排除了單脈沖或突發(fā)模式應(yīng)用中的操作，而SAR ADC架構(gòu)更適合這些應(yīng)用。

最后，澄清子范圍ADC和流水線(xiàn)ADC之間的區(qū)別非常重要。從上面的討論可以看出，雖然流水線(xiàn)ADC通常是子范圍的（當(dāng)然有糾錯(cuò)功能），但子范圍ADC不一定是流水線(xiàn)的。事實(shí)上，由于對(duì)高采樣率的需求，流水線(xiàn)子范圍架構(gòu)占主導(dǎo)地位，其中內(nèi)部建立時(shí)間至關(guān)重要。

目前市面上已有流水線(xiàn)型ADC，分辨率高達(dá)14位，采樣速率超過(guò)100 MHz。它們非常適合許多不僅需要高采樣速率，還需要高信噪比 （SNR） 和無(wú)雜散動(dòng)態(tài)范圍 （SFDR） 的應(yīng)用。如今，這些轉(zhuǎn)換器的一個(gè)流行應(yīng)用是用于現(xiàn)代蜂窩電話(huà)基站的軟件定義無(wú)線(xiàn)電（SDR）。

圖17顯示了通用軟件無(wú)線(xiàn)電接收器和發(fā)射器的簡(jiǎn)化圖。一個(gè)基本特性是：ADC直接對(duì)包含許多通道的整個(gè)帶寬進(jìn)行數(shù)字化，而不是在接收器中單獨(dú)數(shù)字化每個(gè)通道?？値捒筛哌_(dá)20 MHz，具體取決于空中標(biāo)準(zhǔn)。信道濾波、調(diào)諧和分離由高性能數(shù)字信號(hào)處理器（DSP）在接收信號(hào)處理器（RSP）中以數(shù)字方式執(zhí)行。

在相對(duì)較高的中頻（IF）下對(duì)頻段進(jìn)行數(shù)字化處理可消除下變頻的幾個(gè)階段。這導(dǎo)致了成本更低、更靈活的解決方案，其中大部分信號(hào)處理都是以數(shù)字方式執(zhí)行的，而不是在與標(biāo)準(zhǔn)模擬超外差無(wú)線(xiàn)電接收器相關(guān)的更復(fù)雜的模擬電路中執(zhí)行。此外，各種空氣標(biāo)準(zhǔn)（GSM，CDMA，EDGE等）可以通過(guò)相同的硬件處理，只需在軟件中進(jìn)行適當(dāng)?shù)母募纯?。?qǐng)注意，軟件無(wú)線(xiàn)電中的發(fā)射器使用發(fā)射信號(hào)處理器（TSP）和DSP來(lái)格式化各個(gè)通道，以便通過(guò)上游DAC進(jìn)行傳輸。

圖 17.通用中頻采樣寬帶軟件無(wú)線(xiàn)電接收器和發(fā)射器。

接收器的ADC要求由接收器必須處理的特定空氣標(biāo)準(zhǔn)決定。提供給ADC的帶寬中的頻率由所需信號(hào)以及大幅度“干擾源”或“阻塞源”組成。ADC不得因阻塞信號(hào)而產(chǎn)生互調(diào)產(chǎn)物，因?yàn)檫@些不需要的產(chǎn)物會(huì)掩蓋較小的所需信號(hào)。最大預(yù)期阻塞信號(hào)與最小預(yù)期信號(hào)之比基本上決定了所需的無(wú)雜散動(dòng)態(tài)范圍（SFDR）。除了高SFDR之外，ADC還必須具有與所需接收器靈敏度兼容的信噪比（SNR）。

另一個(gè)要求是ADC在所需的IF頻率下滿(mǎn)足SFDR和SNR規(guī)范。IF采樣的基本概念如圖18所示，其中20 MHz頻段的信號(hào)以60 MSPS的速率數(shù)字化。注意IF采樣過(guò)程如何將信號(hào)從第三個(gè)奈奎斯特區(qū)轉(zhuǎn)移到基帶，而無(wú)需模擬下變頻。目標(biāo)信號(hào)帶寬以中頻頻率為75 MHz的第三奈奎斯特區(qū)為中心。此示例中選擇的數(shù)字有些武斷，但它們用于說(shuō)明欠采樣的概念。這些應(yīng)用對(duì)ADC性能提出了嚴(yán)格的要求，特別是在SNR和SFDR方面?，F(xiàn)代流水線(xiàn)ADC，如14位、80 MSPS AD9444，可以滿(mǎn)足這些苛刻的要求。例如，AD9444的SFDR為97 dBc，SNR為73 dB，采用70 MHz IF輸入。AD9444的輸入帶寬為650 MHz。其他針對(duì)SFDR和/或SNR優(yōu)化的14位ADC包括AD9445和AD9446。

圖 18.以 20 MSPS 的采樣速率對(duì) IF 頻率為 75 MHz 的 60 MHz 帶寬信號(hào)進(jìn)行采樣。

結(jié)論

我們?cè)谶@里討論了逐次逼近、Σ-Δ和流水線(xiàn)架構(gòu)，這些架構(gòu)在現(xiàn)代集成電路ADC中使用最為廣泛。

逐次逼近是幾乎所有多路復(fù)用數(shù)據(jù)采集系統(tǒng)以及許多儀器儀表應(yīng)用的首選架構(gòu)。SAR ADC相對(duì)易于使用，無(wú)流水線(xiàn)延遲，分辨率高達(dá)18位，采樣速率高達(dá)3 MSPS。

對(duì)于各種工業(yè)測(cè)量應(yīng)用，Σ-Δ型ADC是理想的選擇;它的分辨率從 12 位到 24 位不等。西格瑪三角洲ADC適用于各種傳感器調(diào)理、能量監(jiān)控和電機(jī)控制應(yīng)用。在許多情況下，高分辨率和片上PGA的添加允許傳感器和ADC之間的直接連接，而無(wú)需儀表放大器或其他調(diào)理電路。

Σ-Δ型ADC和DAC可輕松集成到包含高度數(shù)字功能的IC中，在語(yǔ)音頻段和音頻市場(chǎng)中也占據(jù)主導(dǎo)地位。這些轉(zhuǎn)換器固有的過(guò)采樣特性大大降低了對(duì)ADC抗混疊濾波器和DAC重建濾波器的要求。

對(duì)于大于約5 MSPS的采樣速率，流水線(xiàn)架構(gòu)占主導(dǎo)地位。這些應(yīng)用通常需要高達(dá)14位的分辨率，具有高SFDR和SNR，采樣頻率范圍為5 MSPS至大于100 MSPS。這類(lèi)ADC用于多種類(lèi)型的儀器，包括數(shù)字示波器、頻譜分析儀和醫(yī)學(xué)成像。其他應(yīng)用包括視頻、雷達(dá)和通信應(yīng)用（包括中頻采樣、軟件無(wú)線(xiàn)電、基站和機(jī)頂盒）和消費(fèi)電子設(shè)備，如數(shù)碼相機(jī)、顯示器電子產(chǎn)品、DVD、高清電視和高清電視。

使用制造商的選擇指南和參數(shù)搜索引擎，加上對(duì)三種基本架構(gòu)的基礎(chǔ)知識(shí)，應(yīng)該有助于設(shè)計(jì)人員為應(yīng)用選擇合適的ADC。使用制造商的評(píng)估板使該過(guò)程變得更加容易。

審核編輯：郭婷