SIT1021具有超低功耗休眠模式，芯片在休眠模式下，流過VBAT腳電流典型值僅為3uA；SLP_N腳控制芯片進入正常工作模式和休眠模式，當SLP_N腳為高電平時，芯片進入正常工作模式；當SLP_N腳為低電平時，芯片進入休眠模式；SLP_N腳內(nèi)置弱下拉（國外同類芯片一樣內(nèi)置弱下拉），較容易受外界干擾影響，上電后用手觸摸此管腳能夠引起芯片進入正常工作模式；這樣如果在干擾比較強的應(yīng)用環(huán)境中SLP_N端口可能會受干擾被誤觸發(fā)，造成功能不良。SIT1021管腳圖如下：

有客戶在使用SIT1021時發(fā)現(xiàn)，上電瞬間SLP_N端口有一個幅值為2.8V尖峰電壓，導(dǎo)致芯片由上電模式進入休眠模式，如下圖（綠色通道為SLP_N腳波形、藍色通道為INH腳波形）：

測量此尖峰電壓，超過2V幅值的電壓持續(xù)時間為6us左右，滿足芯片由上電模式進入正常工作模式高電平要求（高電平閾值為2V～7V，持續(xù)時間2us～10us），當干擾尖峰過后，SLP_N被拉低從而進入休眠模式，導(dǎo)致INH腳關(guān)閉輸出，控制MCU供電的LDO使能腳被置低，關(guān)閉輸出，MCU掉電；不能收發(fā)數(shù)據(jù)，導(dǎo)致功能異常（國外同類芯片也會出現(xiàn)此現(xiàn)象）。解決方法為：在SLP_N腳對GND并聯(lián)一個470nF～1uF電容濾波，將干擾幅值濾波到SLP_N低電平閾值以下（閾值為-0.3V～0.8V），下圖是在SLP_N并聯(lián)470nF電容后干擾的波形：

干擾幅值（綠色通道）由原來的2.8V降低為0.33V左右，此時INH（藍色通道）輸出高，各功能均能正常工作。

此外為了加強芯片的抗干擾能力，可在芯片VBAT腳對GND腳接一個100nf電容和一個大容量電容，也可以在VBAT上串一個磁珠。