自中科昊芯推出專題講解SCI串口通信以來，第一期主要講解SCI串口FIFO通信原理，第二期主要講解SCI串口自動波特率，本期主要講解FIFO中斷通信邏輯。

HX2000系列SCI模塊原理與中斷邏輯如下，中斷邏輯為：當SCITXBUF數(shù)據(jù)被傳輸?shù)絋XSHF寄存器時，將通過SCICTL[TXRDY]產生一個發(fā)送中斷，使能SCICTL[TXINTENA]打開發(fā)送中斷信號，將通過PIE響應CPU執(zhí)行，使得CPU可以連續(xù)寫數(shù)據(jù)到SCITXBUF，使得SCI模塊可以向PC端連續(xù)發(fā)送數(shù)據(jù)。當SCI接收一個完整幀，并將RXSHF寄存器中的數(shù)據(jù)傳輸?shù)絊CIRXBUF寄存器中，將通過SCIRXST[RXRDY]產生一個接收中斷，使能SCICTL[RXBKINTENA]打開接收中斷信號，將通過PIE響應CPU執(zhí)行，使得CPU讀取PC端發(fā)送的數(shù)據(jù)幀。

由此設計SCI串口FIFO中斷通信實例：采用SCI與串口CH340，連續(xù)發(fā)送數(shù)據(jù)，PC端接收發(fā)送的數(shù)據(jù)；通過串口調試助手，向CPU發(fā)送任意一組數(shù)據(jù)，CPU接收發(fā)送的數(shù)據(jù)。

基于以上分析，在CDK上開發(fā)SCI串口FIFO中斷通信輸出程序，代碼包括：SCI GPIO外設引腳配置，F(xiàn)IFO功能配置，發(fā)送與接收中斷程序，主程序調用執(zhí)行。主要代碼如下：

1.intmain(void)2.{3. /*初始化系統(tǒng)控制*/4. InitSysCtrl();5. /*初始化內存控制寄存器，使能內存流水線模式*/6. InitFlash();7. /*初始化串口通信的GPIO口：GPIO28: SCIRXDA,GPIO29: SCITXDA*/8. InitSciGpio();9. /*不使能CPU中斷*/10. IER=0x0000;11. /*清除所有的CPU中斷標志*/12. IFR=0x0000;13. /*初始化中斷向量表*/14. InitPieVectTable();15. EALLOW;16. /*向量表地址SCITXINTA指向執(zhí)行循環(huán)發(fā)送中斷服務程序*/17. PieVectTable.SCITXINTA=&scia_send;18. /*向量表地址SCIRXINTA指向執(zhí)行接收數(shù)據(jù)中斷服務程序*/19. PieVectTable.SCIRXINTA=&scia_received;20. EDIS;21. /*SCI寄存器FIFO功能配置*/22. Scia_Config(9600);23. /*打開CPU的IER的第9組中斷向量*/24. IER|=M_INT9;25. /*打開PIEIER的第9組的第一與第二個中斷向量*/26. PieCtrlRegs.PIEIER9.bit.INTx1=1;27. PieCtrlRegs.PIEIER9.bit.INTx2=1;28. /*使能全局中斷向量*/29. EINT;30. for(;;)31. {}32. return0;33.}

CDK上開發(fā)SCI串口FIFO中斷通信程序，其編譯結果為：

編譯通過后，就可以開始調試了，DSP端連續(xù)發(fā)送數(shù)據(jù)的調試結果如下：

PC端發(fā)送數(shù)據(jù)的調試結果如下：

調試后，可通過串口調試助手查看發(fā)送與接收到的數(shù)據(jù)如下圖：

關于中科昊芯

“智由芯生 創(chuàng)享未來”，中科昊芯是數(shù)字信號處理器專業(yè)供應商。作為中國科學院科技成果轉化企業(yè)，瞄準國際前沿芯片設計技術，依托多年積累的雄厚技術實力及對產業(yè)鏈的理解，以開放積極的心態(tài)，基于開源指令集架構RISC-V，打造多個系列數(shù)字信號處理器產品，并構建完善的處理器產品生態(tài)系統(tǒng)。產品具有廣闊的市場前景，可廣泛應用于工業(yè)控制及電機驅動、數(shù)字電源、光伏、儲能、新能源汽車、消費電子、白色家電等領域。