每個(gè)傳統(tǒng)的封裝設(shè)計(jì)師都了解電鍍條 (plating bar) 及其作用。為了在制造過程中提供電流，每個(gè)網(wǎng)絡(luò)都連接到 BGA 的邊界，以便使電流到達(dá)所有需要通電的區(qū)域。

電鍍條的定義通常是“圍繞設(shè)計(jì)邊界的金屬連接”，會(huì)略微超出 BGA 的最終輪廓。電鍍條將所有引腳連接在一起，當(dāng) BGA 與相鄰的器件分離后，就會(huì)移除電鍍條。不會(huì)留下任何互連的網(wǎng)絡(luò)——除非使用蝕刻工藝，去除 BGA 輪廓內(nèi)部網(wǎng)絡(luò)之間的短路；這將是一個(gè)額外制程步驟。

在Cadence Allegro Package Designer Plus工具中，電鍍條由兩部分組成。首先，“電鍍條”本身(外面的導(dǎo)體環(huán))從封裝邊緣外移，實(shí)現(xiàn)全部線路連接。然后，在每個(gè)網(wǎng)絡(luò)需要連接到電鍍條器件的地方創(chuàng)建引腳。

如果有引腳沒有連接到電鍍條上，或者如果一個(gè)網(wǎng)絡(luò)在電鍍條器件上沒有對(duì)應(yīng)的一個(gè)或多個(gè)引腳，制程將會(huì)出現(xiàn)問題。

這是一個(gè)相當(dāng)簡單的過程和程序。對(duì)于新的設(shè)計(jì)形式，如硅基板和 system-on-wafer 設(shè)計(jì)，水平相連(而不是垂直相連)通過焊球離開基板邊緣的走線，可能根本就沒有與電鍍條相連。相反，它們可能在一個(gè)更大的模式中連接到另一個(gè)相鄰的設(shè)計(jì)器件。

邊緣連接器

在這些設(shè)計(jì)中確定網(wǎng)絡(luò)的出口(在哪一層、在封裝的哪一面，甚至是末端的 X,Y軸位置)至關(guān)重要。如果走線的出口與它在下一個(gè)設(shè)計(jì)器件中的配對(duì)連接位置不一致，那么整個(gè)設(shè)計(jì)將無法正常運(yùn)行。

此外，網(wǎng)表中需要有器件到器件的連接，以確保沒有遺漏。這也將使接口的映射變得容易管理。電鍍條設(shè)計(jì)方法不適合表現(xiàn)這種類型的立體連接關(guān)系。

邊緣連接器 (Edge Connector) 是 Allegro Package Designer Plus 中的器件對(duì)象，用于創(chuàng)建和配置這些接口。它們可以通過 SI Layout 菜單的 (需要 Silicon Layout Option的使用權(quán)) Create Package Edge Connector 工具制作，如下圖所示：

啟動(dòng)后，如果不仔細(xì)觀察，可能會(huì)認(rèn)為運(yùn)行的是電鍍條創(chuàng)建工具。這是因?yàn)閯?chuàng)建電鍍條和邊緣連接器都需要類似的物理幾何形狀。

仔細(xì)觀察會(huì)發(fā)現(xiàn)兩者有一些重要的區(qū)別。首先，一定要給器件命名。邊緣連接器是一個(gè) IO 類器件，就像 BGA 一樣。它為相鄰器件而不是下一層基板提供 IO。因此，比起電鍍條，參考指示、設(shè)備名稱和符號(hào)名稱會(huì)更加一目了然。

連接對(duì)齊

邊緣連接器組件可以提供哪些優(yōu)勢？如果在下一個(gè)器件中重復(fù)剛使用過的"邊緣連接器"界面，那么可以確信器件之間走線是對(duì)齊的，因?yàn)槭褂昧讼嗤瑪?shù)據(jù)庫的設(shè)定資料。

簡單示例

假設(shè)我們有一個(gè) 10 x 10 器件大型設(shè)計(jì)中的一個(gè)較小的模塊，我們希望器件的北側(cè)與相鄰單元的南側(cè)完全吻合，東側(cè)和西側(cè)完全吻合。

步驟1：

使用"邊緣連接器"工具，對(duì)設(shè)計(jì)的一側(cè)進(jìn)行布線。在本例中，我們對(duì)東測進(jìn)行布線。布線完成后，生成"邊緣連接器"。

步驟2：

使用 symbol edit application 模式，選中東側(cè)的引腳。把它們復(fù)制到西側(cè)，用基板的一個(gè)角作為參考點(diǎn)，就可以確信相鄰接的器件兩側(cè)完全對(duì)齊。

步驟3：

將正確的網(wǎng)絡(luò)分配給西側(cè)的連接器引腳。該操作有助于盡早獲得關(guān)于一些可能發(fā)生問題的反饋：

是否需要交換芯片接口的引腳，以便對(duì)相關(guān)的網(wǎng)絡(luò)進(jìn)行布線，同時(shí)不需要對(duì)"層"做出不必要的更改？

所有的差分對(duì)和總線的順序都很理想嗎？

延伸到裸片下 BGA 焊球的網(wǎng)絡(luò)，而不是延伸到相鄰單元的網(wǎng)絡(luò)，是否應(yīng)該重新布設(shè)，以避開同一層上交叉的走線？

對(duì)于所有的網(wǎng)絡(luò)，相對(duì)于頂層網(wǎng)表，網(wǎng)絡(luò)和網(wǎng)絡(luò)的連接是否正確？

如果能夠回答以上問題，我們就可以確信解決方案是有效的。如果無法回答，可以在設(shè)計(jì)流程的早期進(jìn)行最有效的修正。畢竟，返工的代價(jià)是我們不愿承擔(dān)的。

完成最初的接口設(shè)計(jì)后，如果需要進(jìn)行任何更改，那么我們需要知道更改對(duì)周圍器件的影響。只能通過 symbol edit application 模式或 UNFIXED_PINS 屬性移動(dòng)引腳。設(shè)計(jì)師不希望在無意間移動(dòng)或刪除走線。并且走線的端點(diǎn)是鎖定的。

自動(dòng)布線

布線時(shí)，布線工具需要有一個(gè)連接起點(diǎn)和終點(diǎn)。

封裝"邊緣連接器"的引腳提供了這些端點(diǎn)。我們可以運(yùn)行自動(dòng)布線工具，任何一個(gè)交互式或自動(dòng)交互式的布線工具均可，或者也可以運(yùn)行自己編寫的腳本來進(jìn)行布線。如果走線最后可以成功到達(dá)邊緣連接器的引腳，那么走線就是正確的。

最后，由于知道端點(diǎn)在兩個(gè)模塊中的位置，我們可以計(jì)算總延遲、相對(duì)延遲等結(jié)果。在一個(gè)器件中收緊并完成布線時(shí)，可以利用這些結(jié)果來更新下一個(gè)器件中的允許延遲和容差。逐漸添加和平衡器件的相對(duì)位置，并調(diào)整到最終的理想位置(也許需要在某個(gè)器件的東側(cè)進(jìn)行添加，而在另一個(gè)器件的西側(cè)進(jìn)行添加，以便容納各種新器件)。

Q

為什么不直接設(shè)計(jì)一個(gè)大型的、扁平化的設(shè)計(jì)？

如果我們要設(shè)計(jì)一個(gè) 10x10 陣列的模塊，為什么不簡單地把所有 100 個(gè)器件并排放在同一個(gè)設(shè)計(jì)中，然后進(jìn)行整體布線呢？

不采用該方法的理由有很多，其中幾點(diǎn)特別關(guān)鍵：

為了更快地驗(yàn)證變更。因?yàn)槲覀冎烂總€(gè)裸片都是相同的，所以不需要在整個(gè)晶圓圖上運(yùn)行檢查。只需運(yùn)行一個(gè)實(shí)例，就可以知道已經(jīng)找到了95% 或更多的違反設(shè)計(jì)規(guī)則的情況。

如果在一個(gè)實(shí)例中出現(xiàn)了違反設(shè)計(jì)規(guī)則的情況，那么在該實(shí)例中進(jìn)行糾正，便可以糾正所有 100 個(gè)單元。因此，只需要修正一次。

如果設(shè)計(jì)的下一次迭代需要一個(gè) 20x20 的陣列，那么我們對(duì)此不需要做任何額外工作，只要在現(xiàn)有的實(shí)例中定義一個(gè)更大的矩陣即可。

設(shè)計(jì)中要關(guān)注的項(xiàng)目減少了，在工程變更（ECO） 上要刷新的實(shí)例也減少了，工作效率大大提高