一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Alphawave Semi擴(kuò)大與三星的合作,增加3nm連接IP

芯片半導(dǎo)體 ? 來源:芯片半導(dǎo)體 ? 2023-06-20 15:46 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

過去幾年,三星晶圓廠為了追趕臺(tái)積電做了很多努力,而在今天,他們公布了一系列的合作,彰顯了他們在晶圓市場更進(jìn)一步的決心。

Alphawave Semi 擴(kuò)大與三星的合作,增加 3nm 連接 IP

全球技術(shù)基礎(chǔ)設(shè)施高速連接領(lǐng)域的全球領(lǐng)導(dǎo)者Alphawave Semi宣布擴(kuò)大與三星的持續(xù)合作,將 3nm 工藝節(jié)點(diǎn)納入其中。

三星 Foundry平臺(tái)客戶現(xiàn)在受益于 Alphawave Semi 最先進(jìn)的高性能連接 IP 和小芯片技術(shù),包括 112 千兆位每秒 (Gbps) 以太網(wǎng)和 PCI Express Gen6/CXL 3.0 接口,用于構(gòu)建復(fù)雜的片上系統(tǒng)(SoC) 需要跟上數(shù)據(jù)密集型應(yīng)用快速增長的需求,例如生成 AI 和全球數(shù)據(jù)中心所需的相關(guān)基礎(chǔ)設(shè)施。

“Alphawave Semi 是 Samsung Foundry 的重要合作伙伴,因?yàn)樗麄兪歉咝阅苓B接 IP 和小芯片解決方案領(lǐng)域公認(rèn)的行業(yè)領(lǐng)導(dǎo)者,”三星電子 Foundry IP 開發(fā)企業(yè)執(zhí)行副總裁 Jongshin Shin 說?!拔覀兒芨吲d與 Alphawave Semi 在多個(gè)客戶設(shè)計(jì)和工藝世代方面進(jìn)行深入合作,包括 5nm 和 4nm,以及現(xiàn)在的 3nm。我們期待在 2023 年及以后有更多機(jī)會(huì)在 Samsung Foundry 平臺(tái)中利用 Alphawave Semi 的連接 IP。”

“由于生成人工智能的興起,數(shù)據(jù)中心連接正在經(jīng)歷一場顯著的轉(zhuǎn)變,開創(chuàng)了一個(gè)高性能芯片芯片時(shí)代。Alphawave Semi 技術(shù)除了支持 AI 基礎(chǔ)設(shè)施外,還支持容納 AI 解決方案的數(shù)據(jù)中心的連接,”Alphawave Semi 首席執(zhí)行官兼聯(lián)合創(chuàng)始人 Tony Pialis 表示?!拔覀兒芨吲d將與 Samsung Foundry 的深度合作擴(kuò)展到 3nm 節(jié)點(diǎn),利用我們最先進(jìn)的高速連接 IP 技術(shù),為超標(biāo)量和數(shù)據(jù)基礎(chǔ)設(shè)施客戶提供新水平的性能、靈活性和可擴(kuò)展性?!?/p>

Alphawave Semi 的高性能連接 PHY IP,包括 112 Gbps 以太網(wǎng)和 PCIe Gen6/CXL3.0,以及 Universal Chiplet ExpressTM (UCIeTM),可用于三星 Foundry 節(jié)點(diǎn)。Alphawave Semi 還將它們作為完全集成的 IP 子系統(tǒng)與控制器 IP 一起提供。

新思和三星建立廣泛合作

Synopsys, Inc.宣布與Samsung Foundry達(dá)成擴(kuò)展協(xié)議,以開發(fā)廣泛的 IP 產(chǎn)品組合,以降低設(shè)計(jì)風(fēng)險(xiǎn)并加速汽車、移動(dòng)、高性能計(jì)算 (HPC) 的芯片成功和多芯片設(shè)計(jì)。

該協(xié)議擴(kuò)大了 Synopsys 與三星的合作,以增強(qiáng) Synopsys 為三星先進(jìn)的 8LPU、SF5、SF4 和 SF3 工藝提供的 IP 產(chǎn)品,包括基礎(chǔ) IP、USB、PCI Express、112G 以太網(wǎng)、UCIe、LPDDR、DDR、MIPI 等。此外,新思科技將為三星的 SF5A 和 SF4A 汽車工藝節(jié)點(diǎn)優(yōu)化 IP,以滿足嚴(yán)格的Grade 1 或 Grade 2 溫度和 AEC-Q100 可靠性要求,使汽車芯片設(shè)計(jì)人員能夠減少設(shè)計(jì)工作量并加快 AEC-Q100 認(rèn)證。用于 ADAS SoC 的汽車級(jí) IP 將包括設(shè)計(jì)故障模式和影響分析 (DFMEA) 報(bào)告,可為汽車 SoC 應(yīng)用節(jié)省數(shù)月的開發(fā)工作。

Synopsys 的 IP 管理和戰(zhàn)略產(chǎn)品高級(jí)副總裁 John Koeter 表示:“我們與三星在 EDA 和 IP 方面的廣泛合作優(yōu)化工作幫助汽車、移動(dòng)、HPC 和多芯片系統(tǒng)架構(gòu)師應(yīng)對為先進(jìn)工藝技術(shù)設(shè)計(jì)芯片的固有挑戰(zhàn)?!?“我們長達(dá)數(shù)十年的合作得以擴(kuò)展,為設(shè)計(jì)師提供了一條低風(fēng)險(xiǎn)的途徑來實(shí)現(xiàn)他們的設(shè)計(jì)要求,并迅速將差異化產(chǎn)品推向市場。”

三星電子代工 IP 開發(fā)公司執(zhí)行副總裁 Jongshin Shin 表示:“作為我們的主要 IP 合作伙伴,三星與 Synopsys 的長期合作通過三星每一代技術(shù)進(jìn)步提供對高質(zhì)量 IP 的訪問,使我們的共同客戶受益?!?. “將這種合作伙伴關(guān)系擴(kuò)展到三星的全系列先進(jìn)節(jié)點(diǎn),使設(shè)計(jì)人員能夠獲得業(yè)界最廣泛的 IP 組合,使他們能夠以更低的風(fēng)險(xiǎn)和更快的上市時(shí)間滿足目標(biāo)應(yīng)用的性能、功率和面積要求?!?/p>

據(jù)報(bào)道,可用或正在為三星工藝開發(fā)的 Synopsys IP 包括邏輯庫、嵌入式存儲(chǔ)器、TCAM、GPIO、eUSB2、USB 2.0/3.0/3.1/4.0、USB-C/DisplayPort、PCI Express 3.0/4.0/5.0/6.0、112G 以太網(wǎng)、多協(xié)議 16G/32G PHY、UCIe、HDMI 2.1、LPDDR5X/5/4X/4、DDR5/4/3、SD3.0/eMMC 5.1、MIPI C/D PHY 和 MIPI M-PHY G4/G5。

Cadence 和 Samsung Foundry 達(dá)成多年協(xié)議

Cadence Design Systems, Inc.宣布已與Samsung Foundry簽署了一項(xiàng)多年期協(xié)議,以擴(kuò)大 Cadence 設(shè)計(jì) IP 組合在三星 Foundry SF5A 工藝技術(shù)上的可用性,這是最新的支持汽車應(yīng)用的 5nm 工藝變體。通過該協(xié)議,聯(lián)合客戶可以獲得來自三星先進(jìn)代工生態(tài)系統(tǒng)(SAFE)合作伙伴Cadence的完整設(shè)計(jì)IP解決方案,包括112/56/25/10G PHY/MAC、PCI Express(PCIe)6.0/5.0/ 4.0/3.1 PHY/控制器、通用小芯片互連高速 (UCIe) PHY/控制器、USB3.x PHY/控制器以及用于 GDDR6 和 DDR5/4 的完整 PHY 和控制器產(chǎn)品。

該協(xié)議還包括在 Samsung Foundry 先進(jìn)的 SF3 技術(shù)上啟用最新的 DDR5 8400+ 和 GDDR7 解決方案,為尋求高性能、高帶寬內(nèi)存接口解決方案以設(shè)計(jì)生成 AI/ML 的領(lǐng)先客戶提供面向未來的遷移路徑、超大規(guī)模和高性能計(jì)算 (HPC) 應(yīng)用程序。Cadence 設(shè)計(jì) IP 解決方案提供最佳功率、性能和面積 (PPA) 以及豐富的功能集,以實(shí)現(xiàn)大規(guī)模 SoC 設(shè)計(jì)的不折不扣的差異化、多功能性和創(chuàng)新。此外,Cadence 通過集成 PHY 和控制器 IP 提供完整的子系統(tǒng)交付,以簡化集成、最大限度地降低風(fēng)險(xiǎn)并加快上市時(shí)間。

“多年來,Cadence 和三星一直在三星 EDA 和 IP 生態(tài)系統(tǒng)支持方面密切合作。通過這個(gè)新的多年 IP 擴(kuò)展計(jì)劃,我們進(jìn)一步鞏固了我們的承諾,使共同客戶能夠獲得基于 SF5A 技術(shù)的完整設(shè)計(jì) IP 組合以及基于 SF3 的領(lǐng)先 DDR5 8400+ 和 GDDR7/6 解決方案,”Jongshin Shin 說, 三星代工廠執(zhí)行副總裁兼 IP 生態(tài)系統(tǒng)負(fù)責(zé)人。

“Cadence 致力于擴(kuò)展我們的 IP 產(chǎn)品組合,以滿足客戶不斷變化的設(shè)計(jì)需求,”Cadence IP 集團(tuán)產(chǎn)品營銷副總裁 Rishi Chugh 說?!巴ㄟ^與三星的合作,我們可以提供豐富的高性能 IP 和具有競爭力的 PPA,以滿足 HPC、AI/ML、網(wǎng)絡(luò)、存儲(chǔ)和汽車應(yīng)用的最苛刻要求。在 SF3 上開發(fā)最新的 GDDR7 IP 證明了我們在該細(xì)分市場的領(lǐng)導(dǎo)地位?!?/p>

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 以太網(wǎng)
    +關(guān)注

    關(guān)注

    41

    文章

    5635

    瀏覽量

    175985
  • 生態(tài)系統(tǒng)
    +關(guān)注

    關(guān)注

    0

    文章

    707

    瀏覽量

    21067
  • 三星
    +關(guān)注

    關(guān)注

    1

    文章

    1699

    瀏覽量

    32741

原文標(biāo)題:三星3nm,火力全開

文章出處:【微信號(hào):TenOne_TSMC,微信公眾號(hào):芯片半導(dǎo)體】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Cadence擴(kuò)大三星晶圓代工廠的合作

    楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布擴(kuò)大三星晶圓代工廠的合作,包括簽署一項(xiàng)新的多年期 IP 協(xié)議,在三星
    的頭像 發(fā)表于 07-10 16:44 ?344次閱讀

    回收三星S21指紋排線 適用于三星系列指紋模組

    深圳帝歐電子回收三星S21指紋排線,收購適用于三星S21指紋模組?;厥?b class='flag-5'>三星指紋排線,收購三星指紋排線,全國高價(jià)回收三星指紋排線,專業(yè)求購指紋
    發(fā)表于 05-19 10:05

    三星在4nm邏輯芯片上實(shí)現(xiàn)40%以上的測試良率

    三星電子在 HBM3 時(shí)期遭遇了重大挫折,將 70% 的 HBM 內(nèi)存市場份額拱手送給主要競爭對手 SK 海力士,更是近年來首度讓出了第一大 DRAM 原廠的寶座。這迫使三星在 HBM4 上采用
    發(fā)表于 04-18 10:52

    千億美元打水漂,傳三星取消1.4nm晶圓代工工藝

    次公開了?SF1.4(1.4nm?級(jí)別)工藝,原預(yù)計(jì)?2027?年實(shí)現(xiàn)量產(chǎn)。按照三星當(dāng)時(shí)的說法,SF1.4?將納米片的數(shù)量從?3?個(gè)增加到?4?個(gè),有望顯著改善芯片在性能和功耗方面的表
    的頭像 發(fā)表于 03-23 11:17 ?1387次閱讀

    千億美元打水漂,傳三星取消1.4nm晶圓代工工藝?

    次公開了 SF1.4(1.4nm 級(jí)別)工藝,原預(yù)計(jì) 2027 年實(shí)現(xiàn)量產(chǎn)。按照三星當(dāng)時(shí)的說法,SF1.4 將納米片的數(shù)量從 3 個(gè)增加到 4 個(gè),有望顯著改善芯片在性能和功耗方面的表
    的頭像 發(fā)表于 03-22 00:02 ?1910次閱讀

    西門子與Alphawave Semi簽署合作協(xié)議

    西門子日前為其 EDA 業(yè)務(wù)簽署專屬 OEM 協(xié)議,通過 EDA 的銷售渠道將 Alphawave Semi 的高速互連硅 IP 產(chǎn)品推向市場,其中包括 Alphawave
    的頭像 發(fā)表于 02-25 10:02 ?894次閱讀

    三星2025年晶圓代工投資減半

    工廠和華城S3工廠。盡管投資規(guī)模有所縮減,但三星在這兩大工廠的項(xiàng)目推進(jìn)上并未止步。 平澤P2工廠方面,三星計(jì)劃將部分3nm生產(chǎn)線轉(zhuǎn)換到更為先進(jìn)的2n
    的頭像 發(fā)表于 01-23 11:32 ?624次閱讀

    三星重啟1b nm DRAM設(shè)計(jì),應(yīng)對良率與性能挑戰(zhàn)

    近日,據(jù)韓媒最新報(bào)道,三星電子在面對其12nm級(jí)DRAM內(nèi)存產(chǎn)品的良率和性能雙重困境時(shí),已于2024年底作出了重要決策。為了改善現(xiàn)狀,三星決定在優(yōu)化現(xiàn)有1b nm工藝的基礎(chǔ)上,全面重新
    的頭像 發(fā)表于 01-22 14:04 ?864次閱讀

    三星SF4X先進(jìn)制程獲IP生態(tài)關(guān)鍵助力

    ,在面積和功耗表現(xiàn)上領(lǐng)先。 Blue Cheetah的IP解決方案支持UCIe和OCP BoW接口,可連接多種片上總線/網(wǎng)絡(luò)。這意味著基于三星SF4X制程的芯片設(shè)計(jì),能在更廣
    的頭像 發(fā)表于 01-22 11:30 ?612次閱讀

    Alpahwave Semi推出全球首個(gè)64Gbps UCIe D2D互聯(lián)IP子系統(tǒng)

    的。該子系統(tǒng)采用了臺(tái)積電先進(jìn)的3nm工藝,并成功完成了流片驗(yàn)證,充分展示了其在高性能、低功耗方面的卓越表現(xiàn)。 這一64Gbps UCIe D2D互聯(lián)IP子系統(tǒng)不僅適
    的頭像 發(fā)表于 12-25 14:49 ?733次閱讀

    臺(tái)積電產(chǎn)能爆棚:3nm與5nm工藝供不應(yīng)求

    臺(tái)積電近期成為了高性能芯片代工領(lǐng)域的明星企業(yè),其產(chǎn)能被各大科技巨頭瘋搶。據(jù)最新消息,臺(tái)積電的3nm和5nm工藝產(chǎn)能利用率均達(dá)到了極高水平,其中3nm將達(dá)到100%,而5nm更是突破了1
    的頭像 發(fā)表于 11-14 14:20 ?953次閱讀

    三星加速2nm及1.4nm制程投資

    三星正加速其在先進(jìn)制程領(lǐng)域的投資步伐,計(jì)劃于明年第一季度在平澤一廠的“S3”代工線建成一條月產(chǎn)能達(dá)7000片晶圓的2nm生產(chǎn)線。此舉標(biāo)志著三星在推進(jìn)其技術(shù)路線圖方面邁出了重要一步。
    的頭像 發(fā)表于 10-11 16:09 ?667次閱讀

    聯(lián)發(fā)科與英偉達(dá)合作AI PC 3nm CPU即將流片

    據(jù)業(yè)內(nèi)消息人士透露,聯(lián)發(fā)科與英偉達(dá)聯(lián)手打造的AI PC 3nm CPU即將于本月進(jìn)入流片階段,預(yù)計(jì)將于明年下半年正式量產(chǎn)。這一合作標(biāo)志著聯(lián)發(fā)科與英偉達(dá)在高性能計(jì)算領(lǐng)域的深度合作進(jìn)一步加深。
    的頭像 發(fā)表于 10-09 17:27 ?966次閱讀

    消息稱三星電子再獲2nm訂單

    三星電子在半導(dǎo)體代工領(lǐng)域再下一城,成功獲得美國知名半導(dǎo)體企業(yè)安霸的青睞,承接其2nm制程的ADAS(高級(jí)駕駛輔助系統(tǒng))芯片代工項(xiàng)目。
    的頭像 發(fā)表于 09-12 16:26 ?790次閱讀

    Alphawave推出業(yè)界首款支持臺(tái)積電CoWoS封裝的3nm UCIe IP

    3nm Die-to-Die(D2D)多協(xié)議子系統(tǒng)IP。這一里程碑式的成果不僅標(biāo)志著半導(dǎo)體互連技術(shù)的又一次飛躍,還通過深度融合臺(tái)積電的Chip-on-Wafer-on-Substrate(CoWoS
    的頭像 發(fā)表于 08-01 17:07 ?1154次閱讀