一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

看看全減器電路與Verilog

冬至子 ? 來(lái)源:FPGA探索者 ? 作者:FPGA探索者 ? 2023-06-25 17:38 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

半加器

圖片

** 輸入 A/B,輸出和 S,輸出 C 為進(jìn)位。

**

** 輸入 A = 0,B = 0,0+0 = 0,所以 S = 0,C = 0;

**

** 輸入 A = 0,B = 1,0+1 = 1,所以 S = 1,C = 0;**

** 輸入 A = 1,B = 0,1+0 = 1,所以 S = 1,C = 0;**

** 輸入 A = 1,B = 1,1+1 = 10(二進(jìn)制加法,進(jìn) 1),**

** 所以 S = 0,C = 1;**

圖片

S = A ^ B        // 輸出加法結(jié)果
C = A & B        // 輸出進(jìn)位結(jié)果

(1)根據(jù)真值表編寫(xiě)

按照半加器和全加器的真值表寫(xiě)出輸出端的邏輯表達(dá)式,對(duì)半加器,輸出的進(jìn)位端是量輸入的“與”,輸出的計(jì)算結(jié)果是量輸入的異或;對(duì)全加器,也按照邏輯表達(dá)式做。

//半加器模塊
module adder_half(  
  input        a,
  input        b,
  output reg   sum,
  output reg   cout
);


//這里的always @(*)搭配里面的“=”阻塞賦值符號(hào)
//實(shí)現(xiàn)的效果和 assign sum = a ^ b; assign cout = a & b;是一樣的
always @(*)
begin
  sum = a ^ b;
  cout = a & b;
end
endmodule

全加器

當(dāng)多位數(shù)相加時(shí),半加器可用于最低位求和,并給出進(jìn)位數(shù)。第二位的相加有兩個(gè)待加數(shù)和,還有一個(gè)來(lái)自前面低位送來(lái)的進(jìn)位數(shù)。這三個(gè)數(shù)相加,得出本位和數(shù)(全加和數(shù))和進(jìn)位數(shù),這種就是“全加”。

真值表:

圖片

圖片

使用與門(mén)、或門(mén)和異或門(mén)搭建電路:

圖片

根據(jù)真值表編程,門(mén)級(jí)描述:

// 全加器
module all_adder(cout,sum,a,b,cin);


input a,b,cin;
output sum,cout;


assign sum = a^b^cin;
assign cout = (a&b)|(a&cin)|(b&cin);
endmodule

全加器編程其他思路

直接描述功能,加法直接得到低位的和、高位的進(jìn)位。

這種方式描述簡(jiǎn)單,易于擴(kuò)展,但是底層具體的實(shí)現(xiàn)方式比較抽象。

// 1 位全加器
module full_add1(a,b,cin,sum,cout);
input a,b,cin;
output sum,cout;


assign {cout,sum} = a+b+cin;  // 位拼接,直接描述功能


endmodule

擴(kuò)展,4 位全加器,運(yùn)算不需要改變,只需要更改位寬:

module add4(cout,sum,a,b,cin);


 input[3:0] a,b;
 input cin;
 output[3:0] sum;
 output cout;
 
 assign {cout,sum}=a+b+cin;
 
 endmodule

圖片

半減器

輸入:被減數(shù) A,減數(shù) B

輸出:差 S,借位 Cout

(1)0 - 0 = 0,不需要借位,所以 S = 0,Cout = 0;

(2)0 - 1 = 1,需要借位,所以 S = 1,Cout = 1;

(3)1 - 1 = 0,不需要借位,所以 S = 0,Cout = 0;

(4)1 - 0 = 0,不需要借位,所以 S = 1,Cout = 0;

圖片

通過(guò)觀察(或者卡諾圖化簡(jiǎn)),可以得出

S = A ^ B;
Cout = (~A) & B;

圖片

全減器

輸入:被減數(shù) A,減數(shù) B,低位向高位的借位 Cin

輸出:差 S,借位 Cout

這里需要注意:需要計(jì)算的是 A - B - Cin

(1) 0 - 0 - 0 = 0,不需要借位,所以 S = 0,Cout = 0;

(2) 0 - 1 - 0 = 1,需要借位,所以 S = 1,Cout = 1;

(3) 1 - 1 - 0 = 0,不需要借位,所以 S = 0,Cout = 0;

(4) 1 - 0 - 0 = 1,不需要借位,所以 S = 1,Cout = 0;

(5) 0 - 0 - 1 = 1,需要借位,所以 S = 1,Cout = 1;

(6) 0 - 1 - 1 = 0,需要借位,所以 S = 0,Cout = 1;

(7) 1 - 1 - 1 = 1,需要借位,所以 S = 1,Cout = 1;

(8) 1 - 0 - 1 = 0,不需要借位,所以 S = 0,Cout = 0;

圖片

對(duì) Cout,不容易觀察其表達(dá)式,使用卡諾圖化簡(jiǎn):

圖片

S = A ^ B ^ Cin
Cout = (~A) & ( B ^ Cin ) + B & Cin

圖片

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 門(mén)電路
    +關(guān)注

    關(guān)注

    7

    文章

    201

    瀏覽量

    40731
  • 全加器
    +關(guān)注

    關(guān)注

    10

    文章

    62

    瀏覽量

    28833
  • 半加器
    +關(guān)注

    關(guān)注

    1

    文章

    29

    瀏覽量

    8963
  • Verilog語(yǔ)言
    +關(guān)注

    關(guān)注

    0

    文章

    113

    瀏覽量

    8545
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    北大verilog課件,大家都來(lái)看看

    北大verilog課件,大家都來(lái)看看啊{:12:}
    發(fā)表于 04-27 16:51

    學(xué)生作品:怎樣做一個(gè)四位全減器

    怎樣做一個(gè)四位全減器
    發(fā)表于 05-30 21:50

    請(qǐng)問(wèn)如何用74LS138和與門(mén)實(shí)現(xiàn)一位全減器

    如何用74LS138和與門(mén)實(shí)現(xiàn)一位全減器,知識(shí)有限,求解答
    發(fā)表于 10-29 00:43

    Verilog典型電路設(shè)計(jì)

    Verilog典型電路設(shè)計(jì)
    發(fā)表于 08-03 09:23 ?61次下載
    <b class='flag-5'>Verilog</b>典型<b class='flag-5'>電路</b>設(shè)計(jì)

    Verilog_HDL教程

    Verilog_HDL教程,又需要的朋友下來(lái)看看
    發(fā)表于 05-11 17:30 ?0次下載

    Verilog+HDL實(shí)用教程-電科

    Verilog+HDL實(shí)用教程-電科,下來(lái)看看。
    發(fā)表于 05-11 17:30 ?34次下載

    Verilog 黃金指南

    Verilog 黃金指南,有需要的朋友下來(lái)看看
    發(fā)表于 05-20 11:16 ?24次下載

    8051 verilog 版代碼

    8051 verilog 版代碼分享,有需要的下來(lái)看看。
    發(fā)表于 05-24 09:45 ?0次下載

    8051core-Verilog

    8051core-Verilog源代碼分享,有需要的下來(lái)看看
    發(fā)表于 05-24 09:45 ?14次下載

    Verilog 入門(mén)的實(shí)例代碼

    Verilog 入門(mén)的實(shí)例代碼,有需要的下來(lái)看看
    發(fā)表于 05-24 10:03 ?20次下載

    verilog_代碼

    verilog_代碼分享,有需要的朋友下來(lái)看看。
    發(fā)表于 05-24 10:03 ?12次下載

    用74ls138實(shí)現(xiàn)一位全減器

    用3線—8線譯碼器74LS138和門(mén)電路設(shè)計(jì)1位二進(jìn)制全減器,輸入為被減數(shù)、減數(shù)和來(lái)自低位的借位;輸出為兩數(shù)之差和向高位的借位信號(hào)。
    發(fā)表于 10-31 17:15 ?24.3w次閱讀
    用74ls138實(shí)現(xiàn)一位<b class='flag-5'>全減器</b>

    Verilog語(yǔ)法基礎(chǔ)

    Verilog HDL是一種用于數(shù)字系統(tǒng)設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路Verilog HDL模型也稱(chēng)為模塊。
    的頭像 發(fā)表于 03-08 14:29 ?1.3w次閱讀

    如何使用Verilog HDL描述可綜合電路

    1、如何使用Verilog HDL描述可綜合電路 Verilog 有什么奇技淫巧?我想最重要的是理解其硬件特性。Verilog HDL語(yǔ)言?xún)H是對(duì)已知硬件
    的頭像 發(fā)表于 04-04 11:19 ?4510次閱讀
    如何使用<b class='flag-5'>Verilog</b> HDL描述可綜合<b class='flag-5'>電路</b>?

    看看兩個(gè)使用Verilog HDL設(shè)計(jì)的簡(jiǎn)單電路

    與非門(mén)的Verilog 描述如下圖所示,源程序文件的后綴為.v。
    的頭像 發(fā)表于 09-17 15:03 ?2218次閱讀
    <b class='flag-5'>看看</b>兩個(gè)使用<b class='flag-5'>Verilog</b> HDL設(shè)計(jì)的簡(jiǎn)單<b class='flag-5'>電路</b>