隨著數(shù)據(jù)時(shí)代的到來(lái)，AI、大數(shù)據(jù)、云計(jì)算等技術(shù)不斷發(fā)展，催生了更大容量固態(tài)驅(qū)動(dòng)器和更快訪問(wèn)時(shí)間的需求，推動(dòng)了3D NAND市場(chǎng)的競(jìng)爭(zhēng)。

2023年初，三星制定了開(kāi)發(fā)新一代3D NAND的計(jì)劃：2024年推出的第九代3D NAND有望達(dá)到280層;第十代3D NAND有望跳過(guò)300層的區(qū)間，達(dá)到430層，預(yù)計(jì)將于2025-2026年推出。

圖源：鎧俠

近日，三星存儲(chǔ)業(yè)務(wù)高管參加了電子工程師協(xié)會(huì)2023年夏季會(huì)議，表示2030年V-NAND可以疊加到1000多層?？梢哉f(shuō)，隨著三星、美光、SK海力士等存儲(chǔ)大廠紛紛將3D NAND層數(shù)提升至200層以上，層數(shù)之爭(zhēng)亦有愈演愈烈之勢(shì)。

3D NAND層數(shù)之爭(zhēng)

2007年，隨著2D NAND達(dá)到其規(guī)模極限，東芝率先提出了3D NAND結(jié)構(gòu)概念。2013年三星則率先推出了其所謂的“V-NAND”，也就是3D NAND。

3D設(shè)計(jì)引入了多晶硅和二氧化硅的交替層，并將浮柵交換為電荷陷阱閃存 （CTF），區(qū)別在于FG將存儲(chǔ)器存儲(chǔ)在導(dǎo)電層中，而CTF將電荷“捕獲”在電介質(zhì)層中。這種3D設(shè)計(jì)方式不僅帶來(lái)了技術(shù)性能的提升，而且還進(jìn)一步控制了成本。

此后，三星不斷更新技術(shù)和擴(kuò)增產(chǎn)業(yè)線，10年間推出了數(shù)代產(chǎn)品，以維護(hù)自己在NAND閃存市場(chǎng)的地位。其中，2020年，三星推出了176層的第七代“V-NAND”，其采用了“雙堆?！奔夹g(shù)，不是一次性蝕刻所有層，而是將它們分成兩部分，然后一層一層堆疊。

據(jù)悉，三星第七代V-NAND相較于與第六代的100層，其單元體積減少了35%，可以在不增加高度的情況下將層數(shù)增加到176，同時(shí)還可以降低功耗，使效率提高16%。

2022年7月，美光率先推出全球首款232層NAND。值得一提的是，美光發(fā)布的232層3D閃存芯片也采用了三星第七代一樣采用“雙堆棧”技術(shù)。即將232層分成兩部分，每個(gè)部分116層，這些層的堆疊是從一個(gè)深而窄的孔開(kāi)始，通過(guò)導(dǎo)體和絕緣體的交替層蝕刻。然后用材料填充孔并加工形成器件的比特存儲(chǔ)部分。蝕刻和填充穿過(guò)所有這些層的孔的能力是該技術(shù)的關(guān)鍵限制。

圖源：美光科技

今年5月，有消息稱，鎧俠和西部數(shù)據(jù)計(jì)劃在2023年VLSI技術(shù)和電路研討會(huì)上展示3D NAND技術(shù)創(chuàng)新，尋求實(shí)現(xiàn)8平面的3D NAND，以及超過(guò)300層的3D NAND。據(jù)提供的論文資料，為實(shí)現(xiàn)這一目標(biāo)，兩家公司計(jì)劃采用金屬誘導(dǎo)橫向結(jié)晶（MILC）技術(shù)，即通過(guò)MILC技術(shù)，在超過(guò)300層的垂直存儲(chǔ)孔中，形成14微米長(zhǎng)的類通心粉硅通道。據(jù)報(bào)道，這種實(shí)驗(yàn)性3D NAND還利用尖端的吸鎳方法消除硅材料中的雜質(zhì)和缺陷，從而提高單元陣列性能。

而三星此次又提到了2030年將出現(xiàn)1000層閃存，勢(shì)必引發(fā)儲(chǔ)存大廠在3D NAND時(shí)代的技術(shù)競(jìng)賽。未來(lái)，NAND閃存堆棧層數(shù)也將猶如摩天大樓一樣越來(lái)越高。對(duì)此，三星高管表示，正因?yàn)閂-NAND的存在，延續(xù)了NAND的歷史，是韓國(guó)國(guó)家創(chuàng)造技術(shù)和生態(tài)系統(tǒng)的少數(shù)成功事例。

3D NAND制造挑戰(zhàn)

毫無(wú)疑問(wèn)，盡管3D NAND未來(lái)發(fā)展方向是堆棧添加更多的層，但NAND層數(shù)的競(jìng)爭(zhēng)將對(duì)制造工藝和投資帶來(lái)更大的風(fēng)險(xiǎn)。

三星高管也表示，為了推動(dòng)1000層的NAND技術(shù)，就像建設(shè)摩天大樓一樣，需要考慮坍塌、彎曲、斷裂等諸多穩(wěn)定性問(wèn)題，此外還需要克服連接孔加工工藝、最小化電池干擾、縮短層高以及擴(kuò)大每層存儲(chǔ)容量等挑戰(zhàn)。

從理論上講，堆疊1000層以上的NAND是可行的，但需要解決堆棧過(guò)程中的蝕刻問(wèn)題，即必須蝕刻具有非常高縱橫比的非常深的孔。盡管蝕刻技術(shù)在不斷進(jìn)步，但一次性蝕刻更深的孔具有很大的挑戰(zhàn)，也無(wú)法提高蝕刻速度。而以沉積和蝕刻為主的工藝流程也堆棧如此多層數(shù)的話，將無(wú)法降低成本。

除了蝕刻之外，還需要用非常薄的介電層上下均勻地填充這個(gè)孔，而沉積幾納米的層并不容易，仍然具有挑戰(zhàn)性。

另外，在堆棧如此多的層之后，還需經(jīng)過(guò)蝕刻/沉積/清潔/熱循環(huán)等工藝，比如在局部鉆孔之后，整個(gè)堆棧中會(huì)切出一個(gè)非常深的溝槽，可能會(huì)導(dǎo)致局部和全局壓力，相當(dāng)于一個(gè)非常高的摩天大樓切成兩座之后，可能出現(xiàn)倒塌的現(xiàn)象。

還有，將如此多的材料相互疊放并切割不同的圖案，會(huì)產(chǎn)生全局應(yīng)力并導(dǎo)致晶圓翹曲，將導(dǎo)致無(wú)法處理。

對(duì)此，三星的解決方案是創(chuàng)建極薄的層。不過(guò)，今年6月，東京電子（TEL）宣布，已開(kāi)發(fā)出一種用于存儲(chǔ)芯片的通孔蝕刻技術(shù)，可用于制造 400層以上堆疊的3D NAND閃存芯片。同時(shí)，東京電子表示，該技術(shù)首次將電蝕刻應(yīng)用帶入到低溫范圍中，并創(chuàng)造性地發(fā)明了具有極高蝕刻速率的系統(tǒng)。這項(xiàng)新技術(shù)可以在短短33分鐘內(nèi)完成10微米深度的高縱橫比蝕刻，與此前的技術(shù)相比耗時(shí)大幅縮短。

當(dāng)然，蝕刻工藝在一定程度上得到優(yōu)化和解決，但極高層數(shù)的3D NAND還有很多技術(shù)瓶頸有待突破。