內(nèi)容提要

● Cadence 和 Samsung 的合作，使客戶能夠利用兩個(gè)公司最新的技術(shù)，進(jìn)行手機(jī)、汽車、AI 和超大規(guī)模設(shè)計(jì)的創(chuàng)新

● 工程師們能夠在 PDK 上設(shè)計(jì) IC 產(chǎn)品，這些 PDK 已經(jīng)過 SF2 和 SF3 流程認(rèn)證

●Cadence 數(shù)字全流程針對(duì)先進(jìn)節(jié)點(diǎn)實(shí)現(xiàn)了最佳 PPA 結(jié)果

●Cadence 定制/模擬工具，包括基于 AI 的 Virtuoso Studio，已針對(duì)最新節(jié)點(diǎn)進(jìn)行優(yōu)化

中國上海, 2023 年 7 月 5 日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布，其數(shù)字和定制/模擬流程已通過 Samsung Foundry 的 SF2 和 SF3 工藝技術(shù)認(rèn)證。兩家公司還合作開發(fā)了新的制程設(shè)計(jì)套件（PDK），旨在簡化于這些最新節(jié)點(diǎn)上的移動(dòng)、汽車、AI 和超大規(guī)模 IC 產(chǎn)品的流程。雙方的共同客戶現(xiàn)正在積極使用 Cadence流程，全力開發(fā)基于 SF2 和 SF3 工藝的設(shè)計(jì)。

Cadence 數(shù)字工具

針對(duì) SF2 和 SF3 技術(shù)進(jìn)行優(yōu)化

Cadence 全面的 Cadence RTL-to-GDS 設(shè)計(jì)流程支持 Samsung 的 SF2 和 SF3 技術(shù)，可提供最佳的功率、性能和面積（PPA）結(jié)果。該流程包括 GenusSynthesis Solution、Modus DFT Software Solution、InnovusImplementation System、QuantusExtraction Solution 及 Quantus Field Solver、TempusTiming Signoff Solution 以及 Tempus ECO Option、PegasusVerification System、LiberateCharacterization Portfolio、VoltusIC Power Integrity Solution 和 Cadence CerebrusIntelligent Chip Explorer。

借助這個(gè)經(jīng)過認(rèn)證的流程，客戶能輕松實(shí)現(xiàn)先進(jìn)節(jié)點(diǎn)上的 IC 設(shè)計(jì)。比如支持單元交換旨在幫助設(shè)計(jì)人員對(duì)齊單元引腳，進(jìn)行直接連接，以節(jié)省布線資源；支持混合行（各種組合）解決方案，以最大化基于面積的設(shè)計(jì)規(guī)則；利用有 mask 位移的單元和在水平方向上有半軌道位移的單元，工具具有擺放和精細(xì)調(diào)整走線的能力，可以減少移位；支持各種直線型不規(guī)則形狀的標(biāo)準(zhǔn)單元，以實(shí)現(xiàn)更高的密度；以及插入增強(qiáng)過的、兼顧 trim metal 的通孔釘，以減少壓降。

Cadence 定制/模擬工具

針對(duì) SF2 和 SF3 技術(shù)經(jīng)過優(yōu)化

Cadence 定制和模擬工具針對(duì) Samsung 的 SF3 和 SF2 節(jié)點(diǎn)經(jīng)過優(yōu)化，包括基于 AI 的 VirtuosoStudio 設(shè)計(jì)工具——Virtuoso Schematic Editor、Virtuoso ADE Suite 及 Cadence Virtuoso Layout Suite——SpectreSimulation Platform——Spectre X Simulator、Spectre FX 及 Spectre RF，以及 Voltus-XFi Custom Power Integrity Solution。

定制/模擬設(shè)計(jì)工具是客戶的得力助手，可提供更好的工藝角仿真管理、統(tǒng)計(jì)分析、中心化設(shè)計(jì)和電路優(yōu)化；支持在現(xiàn)代計(jì)算集群、私有云及公共云配置上并行操作；在整個(gè) layout 環(huán)境中提供更好的性能和可擴(kuò)展性；混合信號(hào) OpenAccess 設(shè)計(jì)套件與 Innovus Implementation 的擺放和布線引擎無縫集成，提高結(jié)果質(zhì)量；匯總 EM-IR 信息，高亮違例和詳細(xì)的電阻值、金屬層、寬度和長度信息；提供電路性能和可靠性方面的反饋。

“得益于此次與 Cadence 的合作，已有客戶成功利用 Cadence 經(jīng)過認(rèn)證的設(shè)計(jì)流程和我們先進(jìn)的 SF2 和 SF3 工藝技術(shù)提高了生產(chǎn)力，”Samsung Electronics 代工廠設(shè)計(jì)技術(shù)團(tuán)隊(duì)副總裁 Sangyun Kim說，“利用新的 PDK，開發(fā)人員在開發(fā)下一代移動(dòng)、汽車、人工智能和超大規(guī)模設(shè)計(jì)的時(shí)候能更簡單、更快地將創(chuàng)新產(chǎn)品推向市場(chǎng)?！?/p>

“Cadence 研發(fā)團(tuán)隊(duì)與 Samsung Foundry 團(tuán)隊(duì)精誠合作，針對(duì) Samsung 的 SF2 和 SF3 工藝技術(shù)精細(xì)調(diào)整我們相應(yīng)的數(shù)字和定制/模擬流程，以幫助客戶提高設(shè)計(jì)效率，”Cadence 數(shù)字和簽核事業(yè)部副總裁 Vivek Mishra表示，“我們的數(shù)字流程有PPA方面的優(yōu)勢(shì)，而我們的定制/模擬流程依托 Virtuoso Studio，為定制 IP 開發(fā)設(shè)定了新的標(biāo)準(zhǔn)，助力雙方的共同客戶利用 Samsung 的 SF2 和 SF3 工藝技術(shù)推進(jìn)產(chǎn)品創(chuàng)新?！?/p>

Cadence 的數(shù)字和定制/模擬設(shè)計(jì)流程支持 Cadence 的智能系統(tǒng)設(shè)計(jì)（Intelligent System Design）戰(zhàn)略，旨在實(shí)現(xiàn)系統(tǒng)級(jí)芯片（SoC）的卓越設(shè)計(jì)。