在電子產(chǎn)品設(shè)計行業(yè)，隨著 FPGA 等可編程器件的興起，一向舉止明智的企業(yè)開始有點失常。他們竟不對成本與效果、長期影響與工作流程效率進行綜合而全面的考慮，僅著眼于短期效益，便對 FPGA 開發(fā)硬件與工具匆匆做出選擇。

這一“便利”而沖動的選擇可能是一塊價值幾十美元并且還配套提供免費開發(fā)工具的基礎(chǔ) FPGA 開發(fā)板。

“便利”的代價

不可否認，幾十美元的 FPGA 開發(fā)板確實極富吸引力，但從專業(yè)產(chǎn)品設(shè)計經(jīng)濟學(xué)角度來考慮，這何嘗不是一種有風(fēng)險的選擇。

舉例來說，某種新產(chǎn)品開發(fā)成本不低于100萬美元，潛在收入會超過 1000 萬美元，而參與項目的工程師平均工資為 10 萬美元，這種情況在當今的行業(yè)中很常見。那么，想想看，如果把這數(shù)百萬美元開發(fā)項目的命脈交到區(qū)區(qū)幾十美元的系統(tǒng)投資手中，這些數(shù)字看起來該有多么失衡和錯亂。

如果您做出了錯誤的選擇――最終發(fā)現(xiàn)器件運行速度太慢，占用太多功率，需要硬編碼處理器或DSP，或者需要更換――此時除了尋找替代器件和新開發(fā)板之外別無選擇。新開發(fā)板可能只需再花幾十美元，但在新器件繼續(xù)現(xiàn)有設(shè)計工作幾乎不太可能，這會進而導(dǎo)致必須重新進行設(shè)計，而使項目開發(fā)延誤，代價高昂。

上述情況的前提是能夠從同一家廠商獲得合適的替代器件，但如果只能從其他廠商獲得可行的替代器件的話，情況會變得更糟。在此情況下，一旦新器件架構(gòu)與現(xiàn)有器件架構(gòu)不兼容，整個設(shè)計只能從頭再來，從而造成更長時間的延誤及更高成本。與此同時，嵌入式軟件工程師還要繼續(xù)等待您完成嵌入式硬件。

另一個潛在約束是 FPGA 廠商提供的免費專有工具鏈。雖然這些工具是用于支持廠商的相關(guān)產(chǎn)品和促進銷售的，但是它們往往無法支持競爭對手的產(chǎn)品。因此，如果您為了解決設(shè)計問題而更換 FPGA 器件廠商，還需要學(xué)習(xí)適應(yīng)新的工具和方法。

粘性問題

為了便于入手，您還很有可能從器件廠商采購IP內(nèi)核。這種IP僅適用于該廠商提供的特定范圍的FPGA 器件，因此會緊緊地依賴于狹窄的芯片范圍。這種‘粘性 IP’會讓本來的設(shè)計選擇受限問題雪上加霜，因為在探索設(shè)計選項時無法選擇其他廠商的器件。

隨著FPGA 設(shè)計逐漸發(fā)展到 SoC 方法，器件和嵌入式硬件設(shè)計成為了基本的關(guān)鍵要素。SoC 方法在 FPGA 中部署了處理器、存儲器以及數(shù)據(jù)處理等更多關(guān)鍵功能元件。選擇使用哪種器件的決定變得至關(guān)重要而且需要在設(shè)計早期決定，它容納的設(shè)計IP代表著巨大、寶貴的設(shè)計投資。設(shè)計選擇與重用成為嵌入式硬件的關(guān)鍵。

如今，F(xiàn)PGA已經(jīng)發(fā)展成設(shè)計的核心或中心平臺。這是超越 SoC 方法的進一步發(fā)展，在其中，除了擁有高級功能，F(xiàn)PGA 還可用作設(shè)計中軟硬元素的連接結(jié)構(gòu)。處理器、存儲器或 DSP 可以作為軟核心、物理硬件或者同時作為二者加以實現(xiàn)，而 FPGA 容納的可重編程層可以把它們?nèi)咳诤显谝黄稹?br />
現(xiàn)在產(chǎn)品設(shè)計的關(guān)鍵差異化要素同時在軟件和可編程硬件中被定義。所有這一切與 FPGA 功能及其容納的 IP 息息相關(guān)，因此，事后才添加基于 FPGA 的簡單膠合邏輯的方法雖然在過去可行，但是現(xiàn)在已經(jīng)不再管用。自由選擇是實現(xiàn)出色設(shè)計方案的關(guān)鍵，缺乏自由選擇會產(chǎn)生巨大的潛在成本。

問題是，面對成千上萬的巨大投資，您是否愿意冒險采用低成本 FPGA 開發(fā)板并能夠承受它帶來的影響？

為獲得設(shè)計自由而投資

我們需要的是不會造成上述限制和設(shè)計約束的 FPGA 開發(fā)系統(tǒng)。理想情況下需要具備一種能夠通過插入式FPGA子板系統(tǒng)容納任何器件的可重構(gòu)開發(fā)板。各種子板可按需添加，從而在設(shè)計進行過程中逐步提高可用器件選擇范圍。

隨后，嵌入式開發(fā)的物理硬件選擇可以擺脫對 FPGA 類型及其廠商的依賴。硬件外設(shè)板選擇也是如此，開發(fā)板可為通用外設(shè)級提供插入式系統(tǒng)，如：LCD 屏幕、I/O 接口或音視頻信號調(diào)節(jié)，其中還可包含配套 IP，從而可以輕松快速從一個外設(shè)轉(zhuǎn)移到另一個外設(shè)，或在最終設(shè)計中添加相關(guān)硬件。

如果這種系統(tǒng)還可以提供一系列良好的擴展連接器，并具備與其重要性相符的質(zhì)量水平，而非追求低價格，那么相關(guān)硬件就能夠帶來自由的設(shè)計方法。

下一步是通過消除 FPGA 設(shè)計工具的相同約束而獲得器件自由。這樣，在修改 FPGA 器件時只需加載新的約束文件，而設(shè)計來源仍有效，只需進行很少，甚至無需任何重新設(shè)計。

最終可以獲得能夠打開器件與IP可能性廣闊天地大門的FPGA開發(fā)系統(tǒng)。在最少重新設(shè)計的情況下更改器件的能力意味著能夠在完全了解真正需求的設(shè)計后期進行最終器件選擇。雖然仍然受制于特定器件，但是粘性 IP 將不再約束您當前或未來的設(shè)計思路。

審核編輯 黃宇