套刻計(jì)量（Overlay metrology）工具可提高精度，同時(shí)提供可接受的吞吐量，解決日益復(fù)雜的設(shè)備中的競爭要求。

在一場永無止境的競賽中，領(lǐng)先設(shè)備的產(chǎn)品套刻公差（ overlay tolerances ）正在迅速縮小。對(duì)于 3nm 代（22nm 金屬間距）器件，它們處于個(gè)位數(shù)納米范圍內(nèi)。新的覆蓋目標(biāo)、機(jī)器學(xué)習(xí)和改進(jìn)的光學(xué)覆蓋系統(tǒng)有助于加快必要的檢查，以確保 5nm 和 3nm 節(jié)點(diǎn)的良率。

在光刻中，套刻精度（overlay accuracy）已成為最關(guān)鍵的良率限制因素之一。套刻控制（Overlay control）就是要確保一個(gè)掩膜層上的特征與下面的層之間的特征精確對(duì)齊。對(duì)于像 5nm 這樣的前沿節(jié)點(diǎn)，套刻公差（overlay tolerance ：通常為特征尺寸的 30%）必須保持在幾納米以下?！邦I(lǐng)先的內(nèi)存和邏輯客戶正在運(yùn)行 2 到 2.5nm 的on-product overlay，”ASML 研究員 Jan Mulkens 說。

一個(gè)典型的器件可能有 50 個(gè)或更多的掩模層級(jí)，其中只有一些是關(guān)鍵層并且需要 EUV (13.5nm)，而非關(guān)鍵層使用 ArF (193nm) 曝光。EUV 掃描儀、檢測和算法級(jí)別的主要進(jìn)步協(xié)同工作，以提供嚴(yán)格的覆蓋控制（overlay control ）和更高良率的晶圓。

overlay 的一些趨勢包括：

通過對(duì)光波長不透明的新硬掩模向更長的波長（近紅外）移動(dòng)以對(duì)齊層；

更好地模仿設(shè)備的覆蓋目標(biāo)；

增加計(jì)量采樣

ML 算法可以更快地處理大量數(shù)據(jù)以獲得更好的內(nèi)聯(lián)結(jié)果。

此外，一些檢查工具硬件的變化，如卡盤改進(jìn)，有助于抵消彎曲效應(yīng)。

EUV 工具級(jí)開發(fā)

獲得良好的overlay從光刻開始。掃描儀的目標(biāo)是以高分辨率打印微小特征，并精確對(duì)齊它們。為了實(shí)現(xiàn)這一點(diǎn)，在晶圓和光掩模上都放置了微小的對(duì)準(zhǔn)標(biāo)記。在掃描儀中，晶圓臺(tái)和光罩臺(tái)將適當(dāng)?shù)臉?biāo)記相互對(duì)齊。掃描每個(gè)掩模版的曝光，然后步進(jìn)、對(duì)齊和曝光晶圓上的下一個(gè)芯片，直到它完全圖案化。

圖 1：在光刻圖案化后（顯影檢查后）和特征蝕刻后 (AEI) 測量覆蓋層。資料來源：KLA

在光刻cell中，overlay是在非常相似的光學(xué)計(jì)量系統(tǒng)上測量的，一個(gè)位于圖案化層之后（顯影檢查之后），另一個(gè)位于蝕刻后 (AEI)。

ASML 應(yīng)用工程主管 Jim Kavanagh 說：“我們發(fā)現(xiàn)，內(nèi)存客戶似乎正在更快地增加蝕刻后檢測的使用，而不是在過去它是一個(gè)更加靜態(tài)的事情?！?“確保它們捕獲蝕刻引起的覆overlay fingerprint 中的差異至關(guān)重要，特別是在 3D NAND 通道孔中，晶圓間、批次間和腔室間的差異可能很大. 從邏輯上講，由于它們具有多種特征類型，因此更難錨定代表設(shè)備的 overlay特征，因此他們?cè)?ADI 做得更多?！?/p>

在晶圓廠中，每個(gè)EUV光刻系統(tǒng)可以使用2-4個(gè)覆蓋測量工具。ASML、KLA 和 Applied Materials 提供針對(duì)兩個(gè)疊加步驟優(yōu)化的 CD 和疊加計(jì)量工具。使用了基于圖像的疊加 (IBO) 方法以及基于衍射的疊加 (DBO, aka scatterometry)，并且一些系統(tǒng)結(jié)合了這兩種技術(shù)。覆蓋目標(biāo)具有頂部和底部光柵，因此當(dāng)以某個(gè)角度成像并被檢測到時(shí)，它會(huì)產(chǎn)生與圖像中邊緣到邊緣差異相對(duì)應(yīng)的信號(hào)差異。

ADI 和 AEI 之間的反饋以及來自掃描儀傳感器的輸入用于進(jìn)行疊加校正。例如，進(jìn)行 x 和 y 方向的線性校正以及旋轉(zhuǎn)校正。但憑借先進(jìn)的光刻和收縮功能，掃描儀現(xiàn)在可以實(shí)現(xiàn)更高階的校正，以達(dá)到令人難以置信的精度要求。

“在掃描過程中，掃描儀可以糾正平移和旋轉(zhuǎn)錯(cuò)誤，但它也可以處理更高階的糾正，”Fractilia 的首席技術(shù)官 Chris Mack 說。die周圍劃線中的Overlay targets 為覆蓋測量提供了基礎(chǔ)。“高階錯(cuò)誤不僅僅是四個(gè)角落（four corners）發(fā)生的事情——例如設(shè)備中間的變化——因此晶圓和掩模的掃描運(yùn)動(dòng)可以實(shí)現(xiàn)這些校正。你擁有的測量點(diǎn)越多，你就能做出越精確的動(dòng)作?！?/p>

邊緣放置錯(cuò)誤

overlay 的預(yù)算不斷縮小，不僅因?yàn)樘卣鞒叽缭絹碓叫?，掩模?jí)別越來越高，還因?yàn)殡S機(jī)效應(yīng)。隨機(jī)指標(biāo)也會(huì)影響疊加和 CD 測量。

“在過去，CD 不均勻性和重疊是我們所謂的邊緣放置錯(cuò)誤(EPE) 的主要貢獻(xiàn)者。但隨著縮放，特別是雙圖案化，EPE 有多種成分，”Mack 說?？?EPE 本質(zhì)上是工程師打算在晶圓上打印的內(nèi)容與實(shí)際制造的特征之間的差異。按重要性排序，這些包括四個(gè)組成部分——CD 均勻性隨機(jī)性（線寬和線邊粗糙度）、OPC CD 誤差和全局 CD 均勻性誤差。

“EPE 的最大來源是隨機(jī)指標(biāo)，因此更多的重點(diǎn)放在減少overlay errors上，因?yàn)殡S機(jī)指標(biāo)很難控制，”麥克說。“事實(shí)上，隨機(jī)指標(biāo)預(yù)計(jì)將占 3nm EPE 的 50%。那么這一切對(duì)overlay control意味著什么呢？晶圓廠仍然需要制造邊緣放置誤差小的設(shè)備。但現(xiàn)在他們的 CD 均勻性和覆蓋預(yù)算不到一半。因此，對(duì)覆蓋和 CD 均勻性的要求比以前縮小得更快?！?/p>

其他人指出了類似的問題。“隨著 5nm 節(jié)點(diǎn)的 EPE 預(yù)算持續(xù)縮減，EPE 預(yù)算的overlay elements縮減最快，場內(nèi)變化更大，” KLA工藝控制解決方案總監(jiān) Andrew Cross 說。

這導(dǎo)致更高的光學(xué)疊加采樣、改進(jìn)的疊加測量技術(shù)以及在 AEI 和 ADI 引入基于 SEM 的疊加測量。光學(xué)計(jì)量工具使用 500 至 650nm 范圍內(nèi)的波長，這是許多工藝層和條件的最佳選擇，但現(xiàn)在長波長 (900nm) 激光器可以通過不透明硬掩模成像，特別是在 NAND 和 DRAM 中用于特定層。結(jié)果是更靈活的計(jì)量系統(tǒng)可以滿足最大數(shù)量的需求。

覆蓋層測量、校準(zhǔn)

在光刻膠顯影后首先檢查圖案放置，如果overlay不可接受，可以對(duì)晶圓進(jìn)行返工。在大批量制造中，晶圓廠可以監(jiān)控 CD 均勻性并在每批和每批或可能每隔一批的選定 (6) 個(gè)晶圓上覆蓋。ASML 的疊加監(jiān)控方法包括編譯和處理大量數(shù)據(jù)。

ASML 的 Mulkens 解釋了覆蓋的組件?！翱蛻魪膭澗€中的目標(biāo)進(jìn)行衍射測量。然后，當(dāng)然，我們需要知道目標(biāo)上的測量overlay與設(shè)備上的overlay相比如何。我們稱之為 device overlay。通常，光學(xué)目標(biāo)的間距為數(shù)百納米，而器件的間距為 20 到 30 納米。因此，客戶可以測量和校準(zhǔn)設(shè)備偏移量 (MTD)。然后，當(dāng)然，你仍然不在那里，因?yàn)?EUV 可能存在非常局部的錯(cuò)誤，隨機(jī)指標(biāo)。人們使用電子束系統(tǒng)來測量這些非常局部的誤差，可能是幾納米的量級(jí)。對(duì)于 CD 和疊層錯(cuò)誤，您最終可能會(huì)產(chǎn)生 4 到 5 納米的overlay和放置錯(cuò)誤?！?/p>

SEM 捕獲局部隨機(jī)數(shù)據(jù)，與疊加測量一起用于確定掃描儀上的疊加校正和 CD 校正。

圖 2：掃描儀和計(jì)量數(shù)據(jù)的前饋和反饋，以糾正overlay和 CD 誤差。資料來源：ASML

當(dāng)涉及到新技術(shù)的發(fā)展和光學(xué)測量系統(tǒng)的相關(guān)性時(shí)，電子束成像被廣泛使用。只有電子束工具才能通過檢測來自背散射電子的信號(hào)來檢測埃級(jí)的表面特征。在生產(chǎn)中，雖然一些制造商談到需要使用更多的在線電子束測量，但較慢的吞吐量仍然限制了工具的使用。

由于 SEM 越來越多地用于CD SEM測量，因此 CD SEM 和本地 CDU 測量是否可以組合在一個(gè)系統(tǒng)中引發(fā)了疑問。

“它們往往有不同的電壓要求和其他差異，因此雖然在某些情況下可以將疊加和 CD SEM 結(jié)合起來，但這并不典型，”Mack 說?！癧使用基于物理的模型]，我們正在開發(fā)同時(shí)進(jìn)行overlay和隨機(jī)測量的能力，例如粗糙度以及同時(shí)導(dǎo)致邊緣放置錯(cuò)誤的所有組件?？紤]到正確的算法，我們相信這就是行業(yè)的發(fā)展方向?！?/p>

目標(biāo)修改

覆蓋測量依賴于對(duì)目標(biāo)進(jìn)行的測量——?jiǎng)澗€中的特征或設(shè)備內(nèi)的選擇性特征。目標(biāo)是具有光柵的薄膜疊層，其使用比設(shè)備本身更寬松的尺寸（數(shù)百納米），針對(duì)該層量身定制以捕獲設(shè)備內(nèi)覆蓋。

目標(biāo)設(shè)計(jì)在overlay測量精度和準(zhǔn)確度方面發(fā)揮著重要作用，但也受到劃線中的尺寸限制。這會(huì)導(dǎo)致一些移動(dòng)到更小、更詳細(xì)的目標(biāo)（每側(cè) 4 到 8μm）。傳統(tǒng)的目標(biāo)是bar-in-bar 或box-in-box 設(shè)計(jì)，25 x 25μm，但更敏感的版本如圖 3 所示。

圖 3：目標(biāo)設(shè)計(jì)改進(jìn)了對(duì)重疊誤差的捕獲。

資料來源：SPIE

KLA應(yīng)用程序開發(fā)團(tuán)隊(duì)負(fù)責(zé)人 Shlomit Katz描述了overlay目標(biāo)設(shè)計(jì)的最新變化，例如更多地使用莫爾效應(yīng)目標(biāo)。使用通過overlay但略微偏移的圖案產(chǎn)生的overlay干涉圖案，莫爾效應(yīng)可以被移位、旋轉(zhuǎn)或具有略微不同的間距，從而產(chǎn)生相位感應(yīng)干涉。NAND 和 DRAM 的新目標(biāo)“被證明對(duì)對(duì)稱和非對(duì)稱工藝變化都具有魯棒性，通過波長提高對(duì)比度并提高總測量不確定性，”Katz 說。

曝光前掃描儀中的APC

晶圓上測量有助于實(shí)現(xiàn)高質(zhì)量的曝光，但它們也可以揭示為過程控制回路提供信息的關(guān)鍵信息。例如，晶圓形貌圖可檢測由于重疊采樣可能遺漏的焦點(diǎn)造成的局部重疊誤差。

ASML 和 STMicroelectronics 最近提供了使用基于overlay的計(jì)算校正的晶圓廠中下一代覆蓋控制的一瞥。通過將物理建模與機(jī)器學(xué)習(xí)相結(jié)合，他們表明掃描儀測量可用于預(yù)測晶圓或批次上的overlay性能，而這些晶圓或批次沒有通過計(jì)量來檢測潛在的偏移。

“為了獲得掃描儀的準(zhǔn)確性，我們有我們的內(nèi)置傳感器、對(duì)準(zhǔn)傳感器和水平傳感器，它們測量每個(gè)晶圓，并以非常密集的水平測量晶圓。事實(shí)上，這是客戶可能擁有的為數(shù)不多的表征每個(gè)晶圓的高空間指紋的數(shù)據(jù)集之一。因此，我們推導(dǎo)出一些算法，并將這些傳感器與掃描儀外部的測量值與覆蓋設(shè)備相結(jié)合。當(dāng)您正確執(zhí)行此操作時(shí)，客戶可以最大限度地減少掃描儀外部的測量量，或者他們可以使用該數(shù)據(jù)對(duì)掃描儀外部的測量密度進(jìn)行上采樣，”ASML 的 Mulkens 說。

密度正在推動(dòng)許多變化?！拔覀兛吹降囊粋€(gè)關(guān)鍵趨勢，加上對(duì)更高精度和更高精度的需求，是更大的采樣以捕獲整個(gè)晶圓的指紋，但同樣重要的是捕捉晶圓和批次之間的差異，”Mulkens 說. “我們?cè)谑褂没诠鈱W(xué)目標(biāo)的計(jì)量工具和蝕刻后測量 ADI 時(shí)都看到了這一點(diǎn)。然后，當(dāng)然，使用電子束工具，人們正在關(guān)注本地放置。”

應(yīng)用材料公司還談到了對(duì)晶圓進(jìn)行更多采樣以提高準(zhǔn)確性并檢測晶圓間的變化或指紋。例如，該公司的電子束工具旨在同時(shí)測量多個(gè)級(jí)別的邊緣位置和 CD。對(duì)于穩(wěn)健的過程，ADI 和 AEI 之間的相關(guān)性是疊加過程控制的基礎(chǔ)（見圖 4）。

圖 4：用于覆蓋控制的顯影后和蝕刻后檢查之間的相關(guān)性。資料來源：應(yīng)用材料

結(jié)論

雖然最先進(jìn)設(shè)備的疊加控制力求更快地將數(shù)據(jù)反饋到掃描儀以補(bǔ)償在線誤差，但下一代工具，High NA EUV，將面臨其自身的挑戰(zhàn)。它使用變形鏡頭，支持一個(gè)方向放大 8 倍，另一個(gè)方向放大 4 倍。因此場大小減少了一半，兩個(gè)掩模的結(jié)果在晶圓上縫合在一起。

“借助變形光學(xué)器件，6 英寸的掩模導(dǎo)致我們稱之為半場，”Mulkens 說?！艾F(xiàn)在，當(dāng)您在High NA 系統(tǒng)上打印關(guān)鍵層而在低 NA 系統(tǒng)上打印不太關(guān)鍵的層時(shí)，您需要能夠?qū)雸雠c全場匹配，反之亦然。為了提出匹配算法，我們進(jìn)行了非同心匹配，這將是高 NA 方面的重大overlay創(chuàng)新?！?/p>