時(shí)序分析基本概念介紹<Combinational logic>
今天我們要介紹的時(shí)序分析概念是 Combinational logic . 中文名組合邏輯單元。這是邏輯單元的基本組成器件。比如我們常見的and, or, not, nand,nor等門電路。
對于組合邏輯來說，輸出只是當(dāng)前輸入邏輯電平的函數(shù)（有延時(shí)），與電路的原始狀態(tài)無關(guān)。當(dāng)前電路輸入信號任何一個(gè)發(fā)生改變，輸出都將發(fā)生改變。
AND, OR, NOT是最基本的門電路，NAND與NOR是通用門電路，可以實(shí)現(xiàn)任何其他組合邏輯電路。還有一些常見的復(fù)雜組合邏輯電路，比如全加器，數(shù)據(jù)選擇器，譯碼器等等。
下表是常見的邏輯門電路示意圖：
對于組合邏輯單元，每個(gè)輸入pin和輸出pin都會存在一個(gè)timing arc關(guān)系，這也是我們平時(shí)說的cell的delay.
如下圖所示：
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
門電路
+關(guān)注
關(guān)注
7文章
200瀏覽量
40544 -
全加器
+關(guān)注
關(guān)注
10文章
62瀏覽量
28709 -
時(shí)序分析
+關(guān)注
關(guān)注
2文章
127瀏覽量
22775 -
時(shí)序分析器
+關(guān)注
關(guān)注
0文章
24瀏覽量
5328 -
邏輯電平設(shè)計(jì)
+關(guān)注
關(guān)注
0文章
2瀏覽量
1177
發(fā)布評論請先 登錄
相關(guān)推薦
介紹時(shí)序分析的基本概念lookup table
今天要介紹的時(shí)序分析基本概念是lookup table。中文全稱時(shí)序查找表。
時(shí)序分析基本概念介紹&lt;Operating Condition&gt;
今天我們要介紹的時(shí)序分析概念是 **Operating Condition** 。也就是我們經(jīng)常說的PVT環(huán)境，分別代表fabrication process variations（工
時(shí)序分析基本概念介紹&lt;Latency&gt;
今天要介紹的時(shí)序分析基本概念是Latency, 時(shí)鐘傳播延遲。主要指從Clock源到時(shí)序組件Clock輸入端的延遲時(shí)間。
介紹時(shí)序分析基本概念MMMC
今天我們要介紹的時(shí)序分析基本概念是MMMC分析(MCMM)。全稱是multi-mode, multi-corner, 多模式多端角
時(shí)序分析Slew/Transition基本概念介紹
今天要介紹的時(shí)序分析基本概念是Slew，信號轉(zhuǎn)換時(shí)間，也被稱為transition time。
時(shí)序分析基本概念介紹&lt;spice deck&gt;
今天我們要介紹的時(shí)序分析概念是spice deck。平時(shí)用得可能比較少，是PT產(chǎn)生的一個(gè)spice信息文件，可以用來和HSPICE做correlation。
時(shí)序分析基本概念介紹&lt;generate clock&gt;
今天我們要介紹的時(shí)序分析概念是generate clock。中文名為生成時(shí)鐘。generate clock定義在sdc中，是一個(gè)重要的時(shí)鐘概念
時(shí)序分析基本概念介紹&lt;Critical Path&gt;
今天我們要介紹的時(shí)序分析概念是Critical Path。全稱是關(guān)鍵路徑。
時(shí)序分析基本概念介紹&lt;wire load model&gt;
今天我們要介紹的時(shí)序分析基本概念是wire load model. 中文名稱是線負(fù)載模型。是綜合階段用于估算互連線電阻電容的模型。
時(shí)序分析基本概念介紹&lt;Virtual Clock&gt;
今天我們介紹的時(shí)序分析基本概念是Virtual Clock，中文名稱是虛擬時(shí)鐘。
時(shí)序分析基本概念介紹&lt;Uncertainty&gt;
今天我們要介紹的時(shí)序分析命令是uncertainty，簡稱時(shí)鐘不確定性。
時(shí)序分析基本概念介紹&lt;ILM&gt;
今天我們要介紹的時(shí)序分析基本概念是ILM， 全稱Interface Logic Model。是一種block的結(jié)構(gòu)模型。
工商網(wǎng)監(jiān)
評論