在SystemVerilog中，經(jīng)常會(huì)需要將一些值或者翻轉(zhuǎn)行為從覆蓋率中排除掉，ignore_bins是經(jīng)常被用到的一種方式，其實(shí)除了ignore_bins之外，還可以將一些bins的值范圍指定為關(guān)鍵字defualt，從而實(shí)現(xiàn)將一些不期望或者無效的數(shù)據(jù)進(jìn)行分配，同樣也可以實(shí)現(xiàn)命中該倉(cāng)的數(shù)據(jù)不被收集到覆蓋率中。既生瑜何生亮，效果都一樣，為什么要存在兩個(gè)呢？?jī)烧咧g有些什么細(xì)微差別呢？下文將通過示例說明。

1 ignore_bins

【示例】忽略一些數(shù)值

【仿真結(jié)果】

示例中仿真統(tǒng)計(jì)結(jié)果中可以看到，命中val倉(cāng)（ignore_bins）的數(shù)值被排除在覆蓋率的計(jì)算之外，即被exclude掉了，并且val倉(cāng)及其中相關(guān)數(shù)值在解析時(shí)不會(huì)被命中。通過例子可以看到，當(dāng)定義了ignore_bins時(shí)，EDA仿真工具不會(huì)收集相應(yīng)ignore_bins中的數(shù)據(jù)，即ignore_bins一般用于將一些值或者翻轉(zhuǎn)行為從覆蓋率中排除掉。

2 default bins

【示例】

【仿真結(jié)果】

示例仿真統(tǒng)計(jì)結(jié)果中可以看到，命中val1倉(cāng)（default）的數(shù)值被排除在覆蓋率的計(jì)算之外，即被exclude掉了，但是val1倉(cāng)在仿真時(shí)會(huì)被命中，從某種程度上來說ignore_bins更像是刻意去exclude一些數(shù)值，而default更像是要囊括一些確定要覆蓋數(shù)據(jù)之外的數(shù)據(jù)。既然兩者都這么“不接受不拒絕”，那么可不可把ignore_bins后頭的數(shù)值范圍也省略了直接用default呢？請(qǐng)看下例。

【示例】

【仿真結(jié)果】

么辦法，工具提示ignore_bins和default這兩個(gè)這種行為是不允許的，不能既想當(dāng)老鴇還要立牌坊，即不能將ignore_bins的取值范圍設(shè)成default，

在上述ignore_bins的示例中，注意到可以不定義其他的倉(cāng)，僅僅只指定ignore_bins，那么對(duì)于指定的default倉(cāng)，是否可以不指定其他倉(cāng)，僅僅只指定一個(gè)倉(cāng)為default呢？請(qǐng)看下頭的例子。

【示例】

【仿真結(jié)果】

從仿真結(jié)果中可以看到，仿真工具已經(jīng)無法顯示percent了，因?yàn)榇藭r(shí)val倉(cāng)的取值范圍為default，仿真工具不知道default之外的值是什么，所以也就無法進(jìn)行相關(guān)的覆蓋率統(tǒng)計(jì)，當(dāng)然一般情況下也么人這么無聊在一個(gè)coverpoint中指定一個(gè)倉(cāng)并且將其取值范圍設(shè)為default。

通過上面幾個(gè)示例，ignore_bins和倉(cāng)的default之間的關(guān)系可以簡(jiǎn)單匯總?cè)缦拢?/p>

?ignore_bins和倉(cāng)的default對(duì)于coverage都么有什么影響；

?ignore_bins在仿真時(shí)不會(huì)進(jìn)行倉(cāng)的命中的統(tǒng)計(jì)，而倉(cāng)的default會(huì)進(jìn)行倉(cāng)命中情況的統(tǒng)計(jì)；

?ignore_bins指定的取值范圍不能設(shè)為default；

?ignore_bins偏重于忽略一些具體范圍的值，即確定要忽略的一些值；

?倉(cāng)取值范圍設(shè)為default主要是涵蓋一些不在計(jì)劃中或者無效的數(shù)據(jù)，即一些不是太確定的數(shù)值；

審核編輯：劉清