1.在ip目錄里搜索pll，選擇ALTPLL，點(diǎn)擊打開后設(shè)置名稱并自動(dòng)保存在目錄中。

2.在打開彈窗內(nèi)設(shè)定如下三個(gè)位置的內(nèi)容，其中50Mhz是板載的外部時(shí)鐘的頻率，下方選擇的模式是默認(rèn)。

3.選擇第二個(gè)小選項(xiàng)卡，取消勾選areset，這個(gè)一般用不到，而且使用了容易出錯(cuò)。勾選locked，這個(gè)輸出信號(hào)的輸出為高電平時(shí)，說明輸出的時(shí)鐘有效，否則無效，方便查看。

4.選擇輸出時(shí)鐘地選項(xiàng)卡，下方有clk0~4，最多可以有五個(gè)輸出，勾選上第一個(gè)紅框就是使用該輸出時(shí)鐘。接著勾選上第二個(gè)紅框，就可以在右方輸入需要輸出的時(shí)鐘，這里選擇100Mhz，此時(shí)右方會(huì)自動(dòng)顯示倍乘因子和倍除因子的值，輸入的50Mhz÷1×2=100Mhz。也可以勾選第二個(gè)紅框下方的選項(xiàng)，自行根據(jù)所需要的輸出時(shí)鐘的頻率修改倍乘因子和倍除因子的值，下方剩下兩個(gè)紅框中對(duì)應(yīng)相位差和占空比的調(diào)節(jié)。這里我用了四個(gè)輸出，具體參數(shù)可以看左方的框圖內(nèi)顯示。

5.在最后一個(gè)選項(xiàng)卡中勾選如下圖的設(shè)置，這些文件的區(qū)別我也不懂，記就完事了。其它的選項(xiàng)卡都是高級(jí)設(shè)置，暫時(shí)用不到，全部默認(rèn)即可，點(diǎn)擊生成。

6.在rtl文件夾（用戶代碼文件夾）里新建一個(gè)頂層文件（pll.v文件），將pll_ip實(shí)例化，即在頂層文件中調(diào)用，再打開quartus軟件，添加頂層文件，全編譯。

7.如果需要再修改pll_ip的內(nèi)容，只要在此處點(diǎn)擊即可，到此該內(nèi)容已經(jīng)結(jié)束，下面跑一下仿真。

8.新建一個(gè)仿真文件，如下圖。

9.在quartus軟件中添加該仿真文件，全編譯。這里補(bǔ)充一個(gè)modelsim的安裝和破解方法（我的電腦跑仿真一直會(huì)有問題，嘗試過網(wǎng)上很多方式都不成功，這里放一個(gè)我自己電腦能成功的方法）

10.破解安裝完成后，可以自己點(diǎn)擊modelsim軟件，能正常打開應(yīng)該就是成功了。如果和我一樣，在quartus運(yùn)行時(shí)去安裝并破解modelsim，需要重新啟動(dòng)quartus，否則會(huì)失敗。接著按照下圖的操做進(jìn)行設(shè)置，打開tool—>options，在彈窗內(nèi)選擇EDA Tool Options，在右方紅框內(nèi)選擇modelsim的安裝目錄，要定位到win32或win64。下方有個(gè)modelsim_altera ，好像是quartus自帶的仿真，但是我嘗試配置，一直沒成功過，可以忽略。

11.仿真軟件目錄配置完成后，在assignments里選擇settings，再按照下方圖片內(nèi)容配置，大部分都是默認(rèn)的，點(diǎn)擊test benches，按下方箭頭順序操做，新建一個(gè)仿真，自己命名，然后設(shè)置結(jié)束時(shí)間是1us，最后將寫好的仿真文件（tb_pll.v文件）添加進(jìn)去即可。

12.點(diǎn)擊如下圖按鈕，開始仿真。

13.仿真結(jié)束，出現(xiàn)波形?？梢钥吹讲ㄐ魏椭拔以趐ll_ip核的設(shè)定一樣，不同的頻率，相位，占空比，pll_ip核的調(diào)用到此結(jié)束。