一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

pcb設(shè)計(jì)中常見的走線等長要求是什么

凡億PCB ? 來源:凡億PCB ? 作者:凡億PCB ? 2023-07-27 07:40 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1、在做 PCB 設(shè)計(jì)時(shí),為了滿足某一組所有信號線的總長度滿足在一個(gè)公差范圍內(nèi),通常要使用蛇形走線將總長度較短的信號線繞到與組內(nèi)最長的信號線長度公差范圍內(nèi),這個(gè)用蛇形走線繞長信號線的處理過程,就是我們俗稱的 PCB 信號等長處理。等長的目標(biāo)是為了滿足同組信號的時(shí)序匹配要求。

2、等長范圍應(yīng)嚴(yán)格遵守不同接口或者信號的要求,具體的可參考模塊規(guī)范內(nèi)容。如若有疑問,及時(shí)與客戶進(jìn)行確認(rèn)。

3、處理等長之前應(yīng)先把同組內(nèi)線長最長的信號線找到,第一步優(yōu)化最長信號的長度。

4、等長處理完后應(yīng)對整根信號線路徑進(jìn)行檢查,檢查其是否避開干擾源,檢查其是否合格。

5、等長處理時(shí),間距優(yōu)選4W,如空間受限,可調(diào)整到3W;等長高度控制在40-150mil為宜,不能過高;轉(zhuǎn)角長度不小于線寬的1.5倍,一般控制在6-10mil大小,如線寬4mil,轉(zhuǎn)角大小控制在6mil,轉(zhuǎn)角不能太小,如圖1所示。

1364a488-2c0d-11ee-a368-dac502259ad0.png

圖1 蛇形走線的要求

6、等長應(yīng)盡量處理在水平或豎直方向上,避免處理在斜線上;處理不能太過散亂,應(yīng)盡量集中處理,保證其美觀性,原則上是處理完一根信號后,第二根先修線挨到其旁邊,再對第二根進(jìn)行等長處理,以保證空間的利用率及整體設(shè)計(jì)美觀性。同一設(shè)計(jì)內(nèi),等長的高度應(yīng)控制差不多相同,不要相差太多,如圖2。

138ea0c6-2c0d-11ee-a368-dac502259ad0.png

圖2 PCB的蛇形咬合等長

7、處理完等長后,應(yīng)檢查其參考層情況,不允許其跨分割。PCB上時(shí)鐘信號(一般以clk結(jié)尾)等重要信號也要避免跨分割情況出現(xiàn),跨分割后會導(dǎo)致信號阻抗突變。

13c70074-2c0d-11ee-a368-dac502259ad0.png

圖3 PCB布線夸分割

8、當(dāng)走線的參考平面有跨電源層時(shí),建議在2個(gè)電源層分別加對地電容以提供完整的回流路徑,如圖4所示。

14184fec-2c0d-11ee-a368-dac502259ad0.png

圖4 走線夸分割處理

9、差分信號對內(nèi)等長位置應(yīng)在不耦合產(chǎn)生的位置附近進(jìn)行等長,對內(nèi)等長高度及寬度參考下圖5示要求。

1447d938-2c0d-11ee-a368-dac502259ad0.png

圖5 差分線的等長要求


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4368

    文章

    23492

    瀏覽量

    409802
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    396

    文章

    4802

    瀏覽量

    90501
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    798

    瀏覽量

    85131
  • 差分線
    +關(guān)注

    關(guān)注

    0

    文章

    38

    瀏覽量

    9112
  • 差分信號線
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    2073

原文標(biāo)題:PCB設(shè)計(jì)中常見的走線等長要求

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    PCB設(shè)計(jì)高速模擬輸入信號方法及規(guī)則

    本文主要詳解PCB設(shè)計(jì)高速模擬輸入信號,首先介紹了PCB設(shè)計(jì)高速模擬輸入信號方法,其次闡
    發(fā)表于 05-25 09:06 ?9715次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>高速模擬輸入信號<b class='flag-5'>走</b><b class='flag-5'>線</b>方法及規(guī)則

    PCB設(shè)計(jì)規(guī)則——等長 的體會

    滿足要求,降低PCB設(shè)計(jì)復(fù)雜度。只要清楚PCB板上延時(shí),表層
    發(fā)表于 12-01 11:00

    PCB設(shè)計(jì)中DDR布線要求及繞等長要求

    本期講解的是高速PCB設(shè)計(jì)中DDR布線要求及繞等長要求。布線要求數(shù)據(jù)信號組:以地平面為參考,給信號回路提供完整的地平面。特征阻抗控制在50~
    發(fā)表于 10-16 15:30

    高速PCB設(shè)計(jì)調(diào)整線長度

    ?! 《^對的要求是控制兩個(gè)器件之間的延遲為某一個(gè)值,比如器件A、B之間的延遲為Ins,而這樣的要求往往由高速電路設(shè)計(jì)者提出,而由PCB
    發(fā)表于 11-27 15:22

    高速PCB設(shè)計(jì)常見問題

    。 問:在高速PCB設(shè)計(jì)中,串?dāng)_與信號的速率、的方向等有什么關(guān)系?需要注意哪些設(shè)計(jì)指標(biāo)來避免出現(xiàn)串?dāng)_等問題? 答:串?dāng)_會影響邊沿速率,一般來說,一組總線傳輸方向相同時(shí),串?dāng)_因素會
    發(fā)表于 01-11 10:55

    AD9446 LVDS信號PCB的差分對間等長有沒有要求

    我的AD9446的工作在LVDS模式下,請問對于AD9446(100MHz),LVDS信號PCB的差分對間等長有沒有
    發(fā)表于 12-18 06:26

    PCB與擺件規(guī)則

    PCB設(shè)計(jì)PCB設(shè)計(jì)layout對PCB
    發(fā)表于 07-21 16:33 ?0次下載

    開關(guān)電源的PCB設(shè)計(jì)(布局、排版、)規(guī)范

    開關(guān)電源的PCB設(shè)計(jì)(布局、排版、)規(guī)范
    發(fā)表于 09-06 16:03 ?0次下載

    pcb開窗怎么設(shè)計(jì)_PCB設(shè)計(jì)怎樣設(shè)置開窗

    本文主要介紹的是pcb開窗,首先介紹了PCB設(shè)計(jì)中的開窗和亮銅,其次介紹了如何實(shí)現(xiàn)PCB開窗上錫,最后闡述了
    發(fā)表于 05-04 15:37 ?4w次閱讀
    <b class='flag-5'>pcb</b>開窗怎么設(shè)計(jì)_<b class='flag-5'>PCB設(shè)計(jì)</b>怎樣設(shè)置<b class='flag-5'>走</b><b class='flag-5'>線</b>開窗

    PCB設(shè)計(jì)等長的目的是什么

    PCB設(shè)計(jì)中,等長主要是針對一些高速的并行總線來講的。 由于這類并行總線往往有多根數(shù)據(jù)信號基于同一個(gè)時(shí)鐘采樣,每個(gè)時(shí)鐘周期可能要采樣兩次(DDRSDRAM)甚至4次,而隨著芯片運(yùn)
    的頭像 發(fā)表于 10-24 09:29 ?1w次閱讀

    PCB設(shè)計(jì)中如何實(shí)現(xiàn)等長

    PCB 設(shè)計(jì)中,等長主要是針對一些高速的并行總線來講的。由于這類并行總線往往有多根數(shù)據(jù)信號基于同一個(gè)時(shí)鐘采樣,每個(gè)時(shí)鐘周期可能要采樣兩次(DDR SDRAM)甚至 4 次,而隨
    的頭像 發(fā)表于 11-22 11:54 ?2w次閱讀

    PCB設(shè)計(jì)中蛇形的作用

    蛇形PCB設(shè)計(jì)中會遇到的一種比較特殊的線形式(如下圖所示),很多人不理解蛇形的意義,
    的頭像 發(fā)表于 03-30 18:14 ?5526次閱讀

    有關(guān)PCB以及如何為PCB設(shè)計(jì)正確的重要事項(xiàng)

    設(shè)計(jì) PCB 變得非常容易, 由于可用的工具負(fù)載。對于正在接觸PCB設(shè)計(jì)的初學(xué)者來說, 他可能不太關(guān)心PCB中使用的特性。然而,當(dāng)你爬上
    的頭像 發(fā)表于 05-13 15:15 ?5955次閱讀
    有關(guān)<b class='flag-5'>PCB</b><b class='flag-5'>走</b><b class='flag-5'>線</b>以及如何為<b class='flag-5'>PCB設(shè)計(jì)</b>正確<b class='flag-5'>走</b><b class='flag-5'>線</b>的重要事項(xiàng)

    PCB設(shè)計(jì)工作中常見的錯(cuò)誤有哪些?

    一站式PCBA智造廠家今天為大家講講怎pcb設(shè)計(jì)過程中常見錯(cuò)誤有哪些?PCB設(shè)計(jì)過程中常見錯(cuò)誤歸納。接下來為大家介紹下PCB設(shè)計(jì)過程
    的頭像 發(fā)表于 05-23 09:02 ?1780次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)工作中常見</b>的錯(cuò)誤有哪些?

    PCB設(shè)計(jì)中常見等長要求

    PCB設(shè)計(jì)中常見等長要求
    的頭像 發(fā)表于 11-24 14:25 ?5442次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中常見</b>的<b class='flag-5'>走</b><b class='flag-5'>線</b><b class='flag-5'>等長</b><b class='flag-5'>要求</b>