新思科技一直致力于打造“人人都能懂”的行業(yè)科普視頻，傳播更多芯片相關(guān)小知識(shí)，解答各類(lèi)科技小問(wèn)題。每周3分鐘，多一些“芯”知識(shí)。

這一期，我們聊一聊芯片封裝的那些事兒。

芯片需要封裝，就像行李需要打包一樣。因?yàn)槲覀兌贾溃?a href="http://www.www27dydycom.cn/v/tag/123/" target="_blank">集成電路是把各種電子元件集成在了一個(gè)小小的裸片上，如果不經(jīng)過(guò)封裝，別說(shuō)焊接使用了，就是空氣中的灰塵、水分以及射線，就足以對(duì)芯片電路造成損傷。

為了保護(hù)芯片，我們就得把芯片裹得嚴(yán)嚴(yán)實(shí)實(shí)的，光是裹上并不難，裹上之后還得能用，那就需要把金屬引腳(Lead)拉出來(lái)。但這引腳也不能隨便拉。本來(lái)芯片就不大，引腳間隔過(guò)近，難免互相影響。引腳如果太長(zhǎng)，又容易導(dǎo)致延遲變高。另外芯片在使用過(guò)程中會(huì)發(fā)熱，如果這些熱量來(lái)不及散發(fā)，還可能影響到芯片的使用壽命。所以封裝很基本，但是不簡(jiǎn)單。

因此，我們對(duì)封裝提出了幾個(gè)要求：

第一，體積要?。坏诙?，引腳要短，而且不能打架；第三，散熱性要好！

本著對(duì)這三點(diǎn)的不懈追求，越來(lái)越多的封裝技術(shù)被開(kāi)發(fā)了出來(lái)。

傳統(tǒng)芯片封裝

傳統(tǒng)封裝通常是指先將圓片切割成單個(gè)芯片，再進(jìn)行封裝的工藝形式。主要包含SIP、DIP、SOP、SOT、TO、QFP、QFN、DFN、BGA等等不同形式。就像打包行李可以用雙肩包、編織袋、行李箱、紙箱子等等，光是傳統(tǒng)的具體封裝形式就多達(dá)幾十種。

但傳統(tǒng)封裝太過(guò)于“傳統(tǒng)”，它沒(méi)辦法允許多個(gè)芯片封裝在一起。這就決定了行李不能被打包成一個(gè)大件，只能被裝成多個(gè)小件。這本來(lái)不是什么大問(wèn)題，而且傳統(tǒng)封裝也在不斷創(chuàng)新，出現(xiàn)了各種新型的封裝結(jié)構(gòu)。但隨著電子產(chǎn)品及設(shè)備的高速化、小型化、系統(tǒng)化、低成本化要求的不斷提高，傳統(tǒng)封裝的局限性就顯露出來(lái)了。

我們知道著名的摩爾定律：集成電路上可以容納的晶體管數(shù)目在大約每經(jīng)過(guò)18個(gè)月便會(huì)增加一倍。但隨著芯片工藝的不斷演進(jìn)，半導(dǎo)體先進(jìn)制程不斷向更小的納米級(jí)別邁進(jìn)。事情開(kāi)始變得沒(méi)那么簡(jiǎn)單了。受制于其物理瓶頸，多次革新的技術(shù)也終于難以維持摩爾定律了。好在異構(gòu)整合這一概念出現(xiàn)了！異構(gòu)整合說(shuō)白了，就是把不同的小芯片統(tǒng)統(tǒng)放進(jìn)一個(gè)大封裝里。比如將處理器、存儲(chǔ)器等多種功能芯片集成在一個(gè)封裝內(nèi)的系統(tǒng)級(jí)封裝（SiP, System in Package）。

系統(tǒng)級(jí)封裝

我們之所以能夠把不同行李都裝進(jìn)同一個(gè)箱子，簡(jiǎn)單來(lái)講，就是靠的三個(gè)字：疊！高！高！

那芯片到底能疊多“高”呢？這么說(shuō)吧，在不到芝麻粒大小的1平方毫米內(nèi)可以集成1億只以上的晶體管！而指甲蓋大小的芯片上能夠集成超過(guò)500億個(gè)晶體管，這可是目前地球上人類(lèi)數(shù)量的6倍左右多！

（順帶一提，先進(jìn)封裝這一概念是指處于當(dāng)前最前沿的封裝形式和技術(shù)，也許等幾十年后，現(xiàn)在的先進(jìn)封裝就會(huì)變成傳統(tǒng)封裝了。）

3D封裝和2.5D封裝就是特別能裝的兩種：如果比喻成蓋房子，3D封裝是直接一層一層往上蓋，蓋成高樓。2.5D封裝則是在同一個(gè)地基上蓋幾排房屋。

3D封裝在原理上相當(dāng)簡(jiǎn)單粗暴：蓋樓不就是管它是logic還是memory，往上疊就完事兒了！但在實(shí)際技術(shù)中的難度卻相當(dāng)高。

“蓋高樓”并不簡(jiǎn)單，實(shí)現(xiàn)3D封裝的一個(gè)關(guān)鍵技術(shù)叫做通孔工藝中的TSV技術(shù)。借助TSV技術(shù)，通過(guò)銅、鎢、多晶硅等“導(dǎo)線”的填充，可以穿過(guò)硅基板實(shí)現(xiàn)硅片內(nèi)部垂直電互聯(lián)。硅基板就像是鋼筋搭出來(lái)的一層層樓面；前面這些“導(dǎo)線”就像是貫通整棟樓的水管、燃?xì)夤堋㈦娐返鹊认到y(tǒng)。將每層樓的供能系統(tǒng)串在一起，同時(shí)保障家家戶戶的用電用水等都隨時(shí)供給。

因此，這種技術(shù)能夠有效減小芯片間的互聯(lián)長(zhǎng)度和信號(hào)延遲，實(shí)現(xiàn)芯片間的低損耗和高速通訊，從而大幅保證芯片性能。隨著高效能運(yùn)算、人工智能等應(yīng)用的興起以及TSV技術(shù)的逐漸成熟，越來(lái)越多的CPU、GPU和記憶體都開(kāi)始采用3D封裝。

那2.5D封裝，是不是就是簡(jiǎn)化版的3D封裝呢？還真可以這么講！

為了解決3D封裝中的散熱和成本問(wèn)題，基于硅中介層的2.5D封裝設(shè)計(jì)出現(xiàn)了。2.5D封裝最大的區(qū)別是在同一基板上安裝所有芯片和無(wú)源器件，再通過(guò)基板進(jìn)行電氣連接。

在2.5D封裝中，裸片或堆疊或并排放置在硅中介層(Interposer)的頂部，通過(guò)在同一硅中介層上布線和打孔，實(shí)現(xiàn)芯片之間的互聯(lián)。硅中介層是一種由硅和有機(jī)材料制成的硅基板，是多芯片模塊傳遞電信號(hào)的管道。借助其四通八達(dá)的通道，可以讓多個(gè)芯片自由組合在一起，就像是一個(gè)巨型地下交通網(wǎng)絡(luò)。在TSV技術(shù)的加持下，2.5D封裝也得以像3D封裝那樣實(shí)現(xiàn)高密度互聯(lián)。當(dāng)然對(duì)2.5D封裝來(lái)說(shuō)，省錢(qián)是關(guān)鍵。成本高、難度高的TSV技術(shù)并不是必須的。

2.5D封裝和3D封裝圖示

芯片封裝技術(shù)發(fā)展到現(xiàn)在，根據(jù)技術(shù)細(xì)節(jié)的差別，各大廠商都有自己的不同命名的封裝技術(shù)，而業(yè)界對(duì)于封裝的具體分類(lèi)也并沒(méi)有一個(gè)統(tǒng)一的共識(shí)。3D封裝的TSV技術(shù)和2.5D封裝的硅中介層也只是這些封裝最顯著的特征而已。

出于成本和設(shè)計(jì)難度的考慮，2.5D集成更適合用于移動(dòng)設(shè)備、筆記本電腦、可穿戴電子設(shè)備等應(yīng)用。3D集成(3DIC)往往更適合用于高性能計(jì)算，如數(shù)據(jù)中心、網(wǎng)絡(luò)、服務(wù)器等。

3DIC這種多層堆疊，就像搭積木，任意一層出現(xiàn)松動(dòng)都可能導(dǎo)致塌房；互連導(dǎo)通只要出現(xiàn)一環(huán)異常，電路即會(huì)表現(xiàn)失效。器件密度大大增加，功能復(fù)雜性增強(qiáng)；納米級(jí)半導(dǎo)體器件對(duì)熱量指數(shù)性敏感，發(fā)熱問(wèn)題一定不可避免。這些都增加了3DIC設(shè)計(jì)里可靠性設(shè)計(jì)的挑戰(zhàn)難度。

然而各個(gè)單一的工具只能解決設(shè)計(jì)3DIC的部分復(fù)雜挑戰(zhàn)，這就形成了巨大的設(shè)計(jì)反饋回路。無(wú)法及時(shí)將這些反饋整合在一起，就難以得到每立方毫米PPA的最佳解決方案。所以說(shuō)，3D封裝也不是光“封裝”就可以的！

在多裸晶(multi-die)環(huán)境中，設(shè)計(jì)工程師需要對(duì)完整系統(tǒng)進(jìn)行分析和優(yōu)化，孤立地對(duì)單個(gè)裸晶進(jìn)行功耗和熱量分析是不全面的。更有效的解決方案是采用統(tǒng)一的平臺(tái)，將整個(gè)系統(tǒng)的信號(hào)、功耗和熱量分析有機(jī)整合到單個(gè)緊密耦合的解決方案中。這正是新思科技3DIC Compiler的用武之地——通過(guò)一套完整的功耗和熱量分析能力實(shí)現(xiàn)早期分析。該解決方案可通過(guò)全面的自動(dòng)化功能減少了迭代次數(shù)，同時(shí)提供功耗完整性、熱量和噪聲感知優(yōu)化。這有助于開(kāi)發(fā)者更好地了解系統(tǒng)性能，并圍繞系統(tǒng)架構(gòu)、在何處插入TSV以及最高效的裸晶堆疊方法進(jìn)行探索。另外，它還有助于更有效地了解如何將各種設(shè)計(jì)要素組合在一起，甚至以某些方式將開(kāi)發(fā)者與傳統(tǒng)的2D設(shè)計(jì)技術(shù)聯(lián)系起來(lái)。

盡管使用集成設(shè)計(jì)平臺(tái)設(shè)計(jì)3D架構(gòu)時(shí)會(huì)出現(xiàn)新的細(xì)微差異，但以最低功耗實(shí)現(xiàn)最高性能的可能性（沒(méi)想到吧，還有這種好事！）使3D架構(gòu)成為極具吸引力的選擇。3DIC也勢(shì)必將在芯片行業(yè)得到更廣泛的應(yīng)用。

?