一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

全面支持Intel 16!新思科技EDA流程及IP獲認證,攜手推動成熟應用領域創(chuàng)新

新思科技 ? 來源:未知 ? 2023-08-07 18:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群


  • 新思科技EDA數(shù)字和定制設計流程及半導體IP可提高芯片的功耗、性能和面積,同時將Intel 16制程工藝的集成風險降至最低

  • 基于英特爾代工服務加速器(IFS Accelerator)生態(tài)聯(lián)盟,新思科技的解決方案可在英特爾代工服務提供的制程工藝上實現(xiàn)安全且先進的微電子技術開發(fā)


新思科技(Synopsys)近日宣布,其搭載了Synopsys.ai全棧式AI驅動型EDA解決方案的數(shù)字和定制設計流程已經(jīng)通過英特爾代工服務(IFS)的Intel 16制程工藝認證,以助力簡化功耗和空間受限型應用的芯片設計工作。與同樣針對該制程工藝進行優(yōu)化的高質量新思科技基礎 IP和接口IP結合使用,客戶能夠在先進移動、射頻、物聯(lián)網(wǎng)、消費、存儲等領域成功實現(xiàn)甚至超越其設計目標。


此次合作展示了新思科技在推動任務關鍵型應用芯片設計和驗證方面的關鍵作用。作為英特爾代工服務加速器(IFS Accelerator)生態(tài)聯(lián)盟的重要成員,新思科技持續(xù)加速并保障基于先進制程的芯片設計和生產。



基于我們的制程工藝支持解決方案以及在英特爾制造方面的設計和開發(fā)經(jīng)驗,新思科技一直是英特爾代工服務的理想合作者。雙方的共同客戶可以在Intel 16制程工藝上采用新思科技EDA流程和IP,為其在消費等領域的SoC設計帶來更高的芯片利用率。


Rahul Goyal

副總裁兼產品和設計生態(tài)系統(tǒng)支持總經(jīng)理

英特爾



經(jīng)過壓力測試且拿來即用的流程


通過與英特爾代工服務的密切合作,新思科技強化了其數(shù)字和定制設計流程以實現(xiàn)更高效的布線和針對更小芯片面積的優(yōu)化,同時降低功耗。該定制化、PPA驅動的設計參考流程不僅通過了測試芯片的流片驗證,而且從設計到簽收過程對每個工具都進行了壓力測試,可以大幅提高生產率,并助力共同客戶加速實現(xiàn)芯片成功。此外,新思科技QuickStart定制套件還提供經(jīng)過驗證的方法,可實現(xiàn)更高的質量和更快的周轉時間。


Intel 16制程工藝是從平面制程節(jié)點通向FinFET技術的大門,能夠以更少的掩膜和更簡單的后端設計規(guī)則實現(xiàn)行業(yè)領先的性能。Intel 16可提供業(yè)界領先的射頻和模擬能力,非常適合存儲控制器、射頻(Wi-Fi、BT)、毫米波、消費類等領域的應用。



思科技和英特爾代工服務在幫助我們共同客戶成功實現(xiàn)其芯片設計的同時,也持續(xù)為半導體行業(yè)的長足發(fā)展奠定堅實的基礎。通過新思科技在Intel 16制程工藝上經(jīng)過認證的EDA流程和經(jīng)流片驗證的IP,我們正攜手以更超前的智能和更強大的連接推動智能萬物世界的發(fā)展。


Shankar Krishnamoorthy

EDA事業(yè)部總經(jīng)理

新思科技


上市情況


新思科技數(shù)字設計系列產品、新思科技定制設計系列產品以及新思科技接口和基礎 IP現(xiàn)可用于先進的IFS制程工藝。


  • 掃描二維碼了解新思科技數(shù)字設計系列產品更多信息


  • 掃描二維碼了解新思科技定制設計系列產品更多信息


  • 掃描二維碼了解新思科技接口IP更多信息


  • 掃描二維碼了解新思科技基礎IP更多信息











原文標題:全面支持Intel 16!新思科技EDA流程及IP獲認證,攜手推動成熟應用領域創(chuàng)新

文章出處:【微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 新思科技
    +關注

    關注

    5

    文章

    870

    瀏覽量

    51540

原文標題:全面支持Intel 16!新思科技EDA流程及IP獲認證,攜手推動成熟應用領域創(chuàng)新

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    EDA是什么,有哪些方面

    應用領域 集成電路設計:EDA是芯片設計的核心工具,支持從數(shù)字/模擬電路設計到SoC(系統(tǒng)級芯片)集成,涵蓋邏輯綜合、物理布局、時鐘樹生成等。 FPGA與可編程邏輯設計:用于邏輯綜合、時序優(yōu)化和資源分配
    發(fā)表于 06-23 07:59

    思科攜手合作伙伴共同推動量子計算研發(fā)

    思科攜手惠普實驗室、應用材料公司(Applied Materials)、Qolab、Quantum Machines、威斯康星大學和1QBit等多家合作伙伴,共同推動量子計算研發(fā),旨在構建具有實際工業(yè)應用價值的量子計算機。
    的頭像 發(fā)表于 05-29 10:58 ?448次閱讀

    思科攜手臺積公司開啟埃米級設計時代

    思科技近日宣布持續(xù)深化與臺積公司的合作,為臺積公司的先進工藝和先進封裝技術提供可靠的EDAIP解決方案,加速AI芯片設計和多芯片設計創(chuàng)新。
    的頭像 發(fā)表于 05-27 17:00 ?601次閱讀

    思科技與英特爾在EDAIP領域展開深度合作

    近日,在英特爾代工Direct Connect 2025上,新思科技宣布與英特爾在EDAIP領域展開深度合作,包括利用其通過認證的AI驅動
    的頭像 發(fā)表于 05-22 15:35 ?350次閱讀

    盾華電子華為鯤鵬技術認證攜手Kunpeng 920,共筑智慧城市新標桿

    盾華電子華為鯤鵬技術認證攜手Kunpeng 920,共筑智慧城市新標桿
    的頭像 發(fā)表于 05-07 10:07 ?293次閱讀
    盾華電子<b class='flag-5'>獲</b>華為鯤鵬技術<b class='flag-5'>認證</b><b class='flag-5'>攜手</b>Kunpeng 920,共筑智慧城市新標桿

    思科攜手SEMI基金會推動芯片設計領域人才發(fā)展

    思科技與國際半導體產業(yè)協(xié)會基金會(SEMI 基金會)近日在新思科技總部宣布簽署一份諒解備忘錄(MoU),攜手推動半導體芯片設計領域的人才發(fā)
    的頭像 發(fā)表于 03-06 15:35 ?452次閱讀

    思科技引領EDA產業(yè)革新,展望2025年芯片與系統(tǒng)創(chuàng)新之路

    2024年,EDA(電子設計自動化)領域,被譽為“半導體皇冠上的明珠”,經(jīng)歷了前所未有的變革與挑戰(zhàn),特別是AI技術的迅猛發(fā)展,為EDA領域帶來了深遠的影響。在這一背景下,我們榮幸地邀請
    的頭像 發(fā)表于 01-23 15:07 ?958次閱讀

    思科攜手深圳大學推動集成電路設計領域發(fā)展

    年12月16日,新思科技與深圳大學電子與信息學院、IEEE電路與系統(tǒng)深圳分會聯(lián)合舉辦了一場以“數(shù)字集成電路設計流程EDA工具”為主題的前沿講座,逾120名學生積極參與了此次活動,聆聽
    的頭像 發(fā)表于 01-22 17:28 ?582次閱讀

    思科技推出超以太網(wǎng)與UALink IP解決方案

    近日,全球領先的電子設計自動化(EDA)和半導體IP供應商新思科技(Synopsys, Inc.)宣布了一項重大技術創(chuàng)新——推出業(yè)界首款超以太網(wǎng)IP
    的頭像 發(fā)表于 12-25 11:12 ?735次閱讀

    上海EDA/IP創(chuàng)新中心成立,共筑集成電路生態(tài)新篇章

    在集成電路產業(yè)蓬勃發(fā)展的浪潮中,上海再次邁出堅實步伐,正式宣告上海EDA/IP創(chuàng)新中心的成立。這一舉措不僅標志著我國EDA(電子設計自動化)與IP
    的頭像 發(fā)表于 09-24 14:16 ?1161次閱讀

    從IC設計到系統(tǒng)創(chuàng)新,新思科技為AI創(chuàng)新提速

    技開發(fā)者大會上,新思科技主要闡述的便是如何通過EDA工具、IP和一系列軟硬件解決方案從芯片到系統(tǒng)賦能創(chuàng)新,和廣大開發(fā)者一起共創(chuàng)萬物智能的未來。 ? 新
    的頭像 發(fā)表于 09-23 07:48 ?3791次閱讀

    思科EDA技術賦能萬物智能時代創(chuàng)新

    近日,新思科技聯(lián)合創(chuàng)始人兼執(zhí)行主席Aart de Geus和新思科技首席執(zhí)行官兼總裁Sassine Ghazi接受全球知名科技播客《Acquired》欄目邀請,共同分享了當前全球EDA(電子設計
    的頭像 發(fā)表于 09-13 13:14 ?1009次閱讀

    思科技發(fā)布全球領先的40G UCIe IP,助力多芯片系統(tǒng)設計全面提速

    思科技40G UCIe IP 全面解決方案為高性能人工智能數(shù)據(jù)中心芯片中的芯片到芯片連接提供全球領先的帶寬 摘要: 業(yè)界首個完整的 40G UCIe IP
    發(fā)表于 09-10 13:45 ?581次閱讀

    思科技7月份行業(yè)事件

    思科技宣布推出面向英特爾代工EMIB先進封裝技術的可量產多裸晶芯片設計參考流程,該流程采用了Synopsys.ai EDA全面解決方案和新
    的頭像 發(fā)表于 08-12 09:50 ?882次閱讀

    思科技PCIe 7.0驗證IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解決方案,加速HPC和AI等萬億參數(shù)領域的芯片設計》中,新思科技宣布推出綜合全面的PCI
    的頭像 發(fā)表于 07-24 10:11 ?1617次閱讀
    新<b class='flag-5'>思科</b>技PCIe 7.0驗證<b class='flag-5'>IP</b>(VIP)的特性