最近，華為技術(shù)有限公司新增了多項專利信息。其中一項專利名稱為“芯片堆疊結(jié)構(gòu)及其形成方法、芯片封裝結(jié)構(gòu)、電子設(shè)備”，公開號碼為cn116504752a。

芯片技術(shù)領(lǐng)域的應(yīng)用概要，用于簡化芯片堆疊結(jié)構(gòu)及其形成方法、芯片封裝結(jié)構(gòu)、電子設(shè)備、芯片堆棧結(jié)構(gòu)的制造技術(shù)。該芯片的堆疊結(jié)構(gòu)至少包括兩個堆疊的芯片，每一個芯片包括電線層，電線層設(shè)有電具組。其中至少有兩個芯片：堆疊的第一個芯片與第二個芯片，第一個芯片與第二個芯片之間通過耦合層電連接。結(jié)合層包括第1區(qū)，圍繞第1區(qū)的第2區(qū)，第1區(qū)和第2區(qū)以外的第3區(qū)。結(jié)合層的第一區(qū)域，第一芯片層的投影法和第一芯片層的前工具結(jié)構(gòu)至少部分一致。金屬相層設(shè)置在第一，第三區(qū)域。

說明書中提到，它將用于簡化芯片堆疊結(jié)構(gòu)及其形成方法、芯片封裝結(jié)構(gòu)、電子設(shè)備技術(shù)和芯片堆棧結(jié)構(gòu)的制造技術(shù)。