讀《春宵》這首詩，里面寫到 “春宵一刻值千金，花有清香月有陰。歌管樓臺(tái)聲細(xì)細(xì)，秋千院落夜沉沉。” 所謂花香般的歲月靜好，不過是春宵一刻通宵達(dá)旦努力的結(jié)果。否則遠(yuǎn)處的樓臺(tái)上，歌舞升平，觥籌交錯(cuò)，歡宵達(dá)旦，近處的自家庭院中，萬籟俱寂，夜色沉沉。

想想買保險(xiǎn)產(chǎn)品的時(shí)候，各種產(chǎn)品選的是頭暈眼花，腦子里整天就想著對(duì)比兩個(gè)字?？臻g應(yīng)用首要考慮的因素就是可靠性，要保險(xiǎn)的產(chǎn)品，而不僅僅是給產(chǎn)品買保險(xiǎn)，所以更需要對(duì)比。

值此良辰，貧道著重介紹FPGA宇航應(yīng)用下的抗輻照刷新方案，主要分為外部刷新方案和內(nèi)部刷新方案，從多個(gè)角度進(jìn)行了對(duì)比，大家可根據(jù)自己的產(chǎn)品適用場(chǎng)景，借以參考。

以Xilinx FPGA/PSOC舉例，CONFIG電路比較復(fù)雜，接口包括SelectMAP、JTAG、PCAP和ICAP。CONFIG寄存器包括狀態(tài)寄存器STAT、CTL0、CMD、FAR、FDRI、COR1、CRC和FDRO等。CONFIG電路通過FDRI和FDRO兩個(gè)寄存器對(duì)Configuration Memory進(jìn)行讀寫，來實(shí)現(xiàn)刷新、回讀等功能。CONFIG電路支持Built-in Readback CRC和Frame ECC功能。

圖1 FPGA CONFIG電路框圖

01外部刷新方案

圖2 外部刷新框圖

1.1外部刷新功能介紹

外置Scrubber芯片主要用于SRAM型FPGA的刷新（壓縮刷新），通過監(jiān)測(cè)并定時(shí)刷新FPGA，削減單粒子的累積效應(yīng)。外置Scrubber芯片可以支持多種FPGA或PSOC，以增強(qiáng)其通用性。

外置Scrubber芯片還可以支持多種類型的存儲(chǔ)器，包括異步NOR FLASH、QSPI FLASH、NAND FLASH、PROM。可以支持多種用戶接口，比如串行SPI接口、UART接口、CAN接口、1553B接口等。通過用戶接口對(duì)FLASH進(jìn)行編程、擦除、校驗(yàn)、回讀等操作。這些用戶接口和其他單機(jī)連接，用來實(shí)現(xiàn)在軌重構(gòu)和單機(jī)系統(tǒng)工作狀態(tài)檢測(cè)。

外置Scrubber芯片還可以做到支持用戶自定義的功能，從而支持更多的應(yīng)用場(chǎng)景。

使用簡單（可固定功能不需要額外開發(fā)）、應(yīng)用場(chǎng)景廣泛（支持用戶自定義功能）、單顆芯片PCB尺寸更?。ǚ慈劢z方案需要兩片器件來實(shí)現(xiàn)）、功能豐富等優(yōu)點(diǎn)，使得外置Scrubber方案成為客戶很理想的選擇。

1.2可靠性保障

空間應(yīng)用從可靠性角度出發(fā)，Scrubber、FPGA和存儲(chǔ)器應(yīng)該盡量選擇宇航級(jí)器件。各宇航級(jí)元器件常見的抗輻照參數(shù)如下，供參考。

1）Scrubber

TID≥100Krad（Si）

SEL≥75MeV.cm2/mg

SEU≥ 37MeV.cm2/mg

2） FPGA

TID≥100Krad（Si）

SEL≥75MeV.cm2/mg

SEFI≥ 37MeV.cm2/mg或者1E-7 upset/device/day

SEU各資源閾值普通比較低，主要考慮截面數(shù)據(jù)。需要通過刷新和三模冗余進(jìn)行加固。

3） 存儲(chǔ)器

TID≥100Krad(Si) (讀寫模式)

SEL≥75MeV·cm2/mg

SEU≥37MeV·cm2/mg(讀模式）或者達(dá)到E-12 upset/位/天(讀模式）

當(dāng)元器件滿足以上指標(biāo)時(shí)，那么整個(gè)外部刷新方案可靠性會(huì)非常高，沒有薄弱環(huán)節(jié)。為什么這么說呢？刷新本身的作用是來消除FPGA CRAM中的SEU累積，但是如果刷錯(cuò)地址，那么會(huì)造成CRAM數(shù)據(jù)大面積出錯(cuò)，導(dǎo)致FPGA功能異常甚至出現(xiàn)大電流。

首先就得保證存儲(chǔ)器里面的數(shù)據(jù)不會(huì)出錯(cuò)，除了依靠元器件自身可靠性，還可以增加主備份來提高可靠性。其次得保證Scrubber本身不會(huì)發(fā)生SEU，否則也可能會(huì)刷錯(cuò)。最后還得保證FPGA沒有發(fā)生SEFI，也就是說Selectmap接口以及COFIG關(guān)鍵寄存器不能錯(cuò)，否則也可能會(huì)刷錯(cuò)。

02內(nèi)部刷新方案

2.1Build-in Readback CRC

Xilinx 7series FPGA支持Built-in Readback CRC功能，可以糾正type0幀中，每一幀數(shù)據(jù)中的1bit錯(cuò)誤。Readback CRC會(huì)對(duì)FPGA的CRAM進(jìn)行周期性的掃描，并計(jì)算出CRC值和Golden或者PRE_COMPUTED指定的值進(jìn)行比較。如果發(fā)現(xiàn)異常，根據(jù)POST_CRC_ACTION約束來執(zhí)行SEU Correction，Halt或者Continue。

圖3 Built-in Readback CRC工作流程圖

約束示例如下：

set_property POST_CRC_SOURCE FIRST_READBACK | PRE_COMPUTED [current_design]
set_property POST_CRC_INIT_FLAG ENABLE [current_design]
set_property POST_CRC ENABLE [current_design]
set_property POST_CRC_ACTION CORRECT_AND_CONTINUE [current_design]
set_propertyPOST_CRC_FREQ6[current_design]

圖4 SEM IP結(jié)構(gòu)

Xilinx在Bulit-in Readback CRC基礎(chǔ)之上，結(jié)合ICAP和FRAEM ECC功能，開發(fā)了一款SEM IP，用來糾正CRAM SEU。如下表所示，SEM IP總共支持3種Correction Mode。

表1 SEM IP Correction Mode

SEM IP的故障消除時(shí)間間隔，以7K325T為例，ICAP 66Mhz，Scan+Replace+Classify整個(gè)全部流程下來， 糾正one frame的mitigation latency為20.197ms。

03綜合比較

3.1效率

以7K325T為例，采用一般外部刷新方案，刷新接口采用SelectMapx8，cclk為10Mhz的情況下，器件刷新時(shí)間大約為1s，也就是說每一幀的刷新間隔最快是1s。

由于ICAP接口時(shí)鐘可達(dá)最多100Mhz，且數(shù)據(jù)位寬采樣32bit，因此SEM mitigationlatency更小。其次本文給出的例子是計(jì)算one frame的mitigation latency，如果出錯(cuò)的frame越多，那么mitigation latency也就越大?？臻g環(huán)境越惡劣，輻照通量越大的情況下，SEM的效率會(huì)明顯降低。

外部刷新方案也可以采用一些措施來提高刷新效率，比如可以采用提高CCLK頻率，增加SelectMap接口位寬或者支持壓縮刷新等。

3.2SEFI監(jiān)測(cè)

外部刷新方案支持FPGA SEFI監(jiān)測(cè)功能，并且針對(duì)不同種類的SEFI，采取不同的應(yīng)對(duì)措施。根據(jù)PG036描述，SEM IP不能支持FPGA SEFI的監(jiān)測(cè)。對(duì)于SRAM型FPGA，如果在die層面沒有做過SEFI加固的話，那么使用SEM IP將會(huì)有潛在的SEFI風(fēng)險(xiǎn)。

3.3在軌重構(gòu)

SEM IP不能支持對(duì)外部存儲(chǔ)器的編程，SEM IP運(yùn)行在FPGA中，空間應(yīng)用下通過FPGA去重構(gòu)存儲(chǔ)器（地面方案）可靠性比較低。如果想重構(gòu)存儲(chǔ)器，需要額外加一片反熔絲或者Flash-Hardened FPGA。那既然使用了反熔絲器件，那為啥不選擇設(shè)計(jì)外部刷新呢？

此外SEM IP Repalce Corrrection對(duì)外部存儲(chǔ)器的支持僅限于SPI FLASH，使用場(chǎng)景受限。

3.4資源消耗

SEM IP需要額外消耗FPGA資源，這會(huì)帶來潛在的影響。首先是IO可能占用多達(dá)56個(gè)IO，以7K325T為例總共user io是500個(gè)，占比達(dá)到11.2%，當(dāng)IO資源緊張的情況下，可能無法使用。然后考慮內(nèi)部資源，普遍上用戶使用FPGA資源消耗都很高，而且還需要做三模冗余設(shè)計(jì)，SEM IP需要消耗額外的資源，這對(duì)FPGA軟件設(shè)計(jì)本身來說增加了復(fù)雜度和難度。

表2 SEM IP內(nèi)部資源消耗情況

3.5刷新可靠性說明

SEM IP是使用FPGA內(nèi)部的邏輯資源來實(shí)現(xiàn)的，自身也存在被單粒子打翻的可能，且一旦打翻可能造成對(duì)CRAM的誤判斷和誤糾錯(cuò)，從而導(dǎo)致FPGA整體功能異常，更嚴(yán)重的是會(huì)導(dǎo)致FPGA產(chǎn)生大電流。因此需要對(duì)SEM IP進(jìn)行監(jiān)測(cè)，一旦發(fā)生異常，立馬對(duì)FPGA進(jìn)行重新加載。

關(guān)于外部刷新和內(nèi)部刷新可靠性對(duì)比試驗(yàn)，國外有一些Paper講這個(gè)事情。本人目前還沒有參與相關(guān)的輻照試驗(yàn)，因此不好給結(jié)論。摘抄一些Paper中的觀點(diǎn)，僅供參考。

摘自一份學(xué)術(shù)報(bào)告《Experimental study on Soft Error Mitigation Core (SEM) efficiency》

摘自《Effectiveness of Internal vs. External SEU Scrubbing Mitigation Strategies in a Xilinx FPGA: Design, Test, and Analysis》。

文章從Cross Section Analysis和Resource Analysis兩個(gè)角度進(jìn)行分析，最終得到結(jié)論，描述是這樣的：

“In accordance to the fact that the NASNGSFC scrubber has the ability to correct any number of errors it has been shown that the NASNGSFC has improved performance over the Xilinx Scrubber”。

戰(zhàn)術(shù)總結(jié)

最近剛給自己F5了一波奧密克戎抗體，就迫不及待的給各位兄弟姐妹分享了SRAM型FPGA刷新方案，在下一篇中接著聊SRAM型FPGA的三模冗余設(shè)計(jì)，各位老鐵，還不抓緊點(diǎn)擊一波關(guān)注！你們的點(diǎn)贊可是我前進(jìn)的動(dòng)力!