狀態(tài)機(jī)的一段式、二段式、三段式的區(qū)別
本篇文章描述狀態(tài)機(jī)的一段式、二段式、三段式區(qū)別
一、狀態(tài)機(jī)
再次給出狀態(tài)機(jī)的示意圖：
1.1、摩爾型，輸出只與狀態(tài)寄存器的輸出狀態(tài)有關(guān)
1.2、米粒型，輸出不僅與狀態(tài)寄存器的輸出狀態(tài)有關(guān)，還與組合邏輯的輸入有關(guān)
二、一段式、二段式、三段式區(qū)別
根據(jù)狀態(tài)機(jī)的結(jié)構(gòu)，狀態(tài)機(jī)描述方式 可分為：一段式、二段式、三段式
1.1、一段式
整個(gè)狀態(tài)機(jī)寫到一個(gè) always 模塊里面。在該模塊中既描述狀態(tài)轉(zhuǎn)移，又描述狀態(tài)的輸入和輸出。
1.2、二段式
用兩個(gè) always 模塊來(lái)描述狀態(tài)機(jī)。
1.2.1、其中一個(gè) always 模塊采用同步時(shí)序描述狀態(tài)轉(zhuǎn)移；
1.2.2、另一個(gè) always模塊采用組合邏輯判斷狀態(tài)轉(zhuǎn)移條件，描述狀態(tài)轉(zhuǎn)移規(guī)律及其輸出，注意組合邏輯輸出要用阻塞賦值。
1.3、三段式
在兩個(gè) always 模塊描述方法基礎(chǔ)上，使用三個(gè) always 模塊。
1.3.1、 一個(gè) always 模塊采用同步時(shí)序描述狀態(tài)轉(zhuǎn)移；
1.3.2、一個(gè) always 采用組合邏輯判斷狀態(tài)轉(zhuǎn)移條件，描述狀態(tài)轉(zhuǎn)移規(guī)律，注意組合邏輯輸出要用阻塞賦值；
1.3.3、另一個(gè) always 模塊描述狀態(tài)輸出(可以用組合電路輸出，也可以時(shí)序電路輸出)，注意組合邏輯輸出要用阻塞賦值。
1.4、綜合
可以看出兩段式有限狀態(tài)機(jī)與一段式有限狀態(tài)機(jī)的區(qū)別是將時(shí)序部分（狀態(tài)轉(zhuǎn)移）和組合部分（判斷狀態(tài)轉(zhuǎn)移條件和產(chǎn)生輸出）分開(kāi)，寫為兩個(gè)always語(yǔ)句，即為兩段式有限狀態(tài)機(jī)。將組合部分中的判斷狀態(tài)轉(zhuǎn)移條件和產(chǎn)生輸出再分開(kāi)寫，則為三段式有限狀態(tài)機(jī)。
三、自動(dòng)售貨機(jī)、一段式
module auto_sell(
input clk,
input rst_n,
input coin_one,
input coin_half,
output reg water,
output reg coin_back
);
parameter ZERO = 3'b000;
parameter HALF = 3'b001;
parameter ONE = 3'b010;
parameter ONE_HALF = 3'b011;
parameter TWO = 3'b100;
//一段式狀態(tài)機(jī)
reg [2:0] status;
always@(posedge clk,negedge rst_n)begin
if(!rst_n)
begin
status <= ZERO;
water <= 0;
coin_back <= 0;
end
else
case(status)
ZERO :
begin
water <= 0;
coin_back <= 0;
if(coin_half)
status <= HALF;
else if(coin_one)
status <= ONE;
else
status <= status;
end
HALF :
begin
water <= 0;
coin_back <= 0;
if(coin_half)
status <= ONE;
else if(coin_one)
status <= ONE_HALF;
else
status <= status;
end
ONE :
begin
water <= 0;
coin_back <= 0;
if(coin_half)
status <= ONE_HALF;
else if(coin_one)
status <= TWO;
else
status <= status;
end
ONE_HALF :
begin
if(coin_half)
begin
status <= TWO;
water <= 1'b0;
coin_back <= 1'b0;
end
else if(coin_one)
begin
status <= ZERO;
water <= 1'b1;
coin_back <= 1'b0;
end
else
begin
status <= status;
water <= 1'b0;
coin_back <= 1'b0;
end
end
TWO :
begin
if(coin_half)
begin
status <= ZERO;
water <= 1'b1;
coin_back <= 1'b0;
end
else if(coin_one)
begin
status <= ZERO;
water <= 1'b1;
coin_back <= 1'b1;
end
else
begin
status <= status;
water <= 1'b0;
coin_back <= 1'b0;
end
end
default:
begin
status <= ZERO;
water <= 1'b0;
coin_back <= 1'b0;
end
endcase
end
endmodule
四、自動(dòng)售貨機(jī)、二段式
1.1、二段式，寫法一
module auto_sell(
input clk,
input rst_n,
input coin_one,
input coin_half,
output reg water,
output reg coin_back
);
parameter ZERO = 3'b000;
parameter HALF = 3'b001;
parameter ONE = 3'b010;
parameter ONE_HALF = 3'b011;
parameter TWO = 3'b100;
//--------------------二段式 1 ok--------------------------
//二段式狀態(tài)機(jī)
reg [2:0] c_status;
reg [2:0] n_status;
//狀態(tài)轉(zhuǎn)移
always@(posedge clk,negedge rst_n)begin
if(!rst_n)
c_status <= ZERO;
else
c_status <= n_status;
end
//描述狀態(tài)轉(zhuǎn)移規(guī)律以及輸出
always@(posedge clk,negedge rst_n)begin
if(!rst_n)
begin
n_status <= ZERO;
water <= 1'b0;
coin_back <= 1'b0;
end
else
case(c_status)
ZERO :
begin
water <= 1'b0;
coin_back <= 1'b0;
if(coin_half)
n_status <= HALF;
else if(coin_one)
n_status <= ONE;
else
n_status <= ZERO;
end
HALF :
begin
water <= 1'b0;
coin_back <= 1'b0;
if(coin_half)
n_status <= ONE;
else if(coin_one)
n_status <= ONE_HALF;
else
n_status <= HALF;
end
ONE :
begin
water <= 1'b0;
coin_back <= 1'b0;
if(coin_half)
n_status <= ONE_HALF;
else if(coin_one)
n_status <= TWO;
else
n_status <= ONE;
end
ONE_HALF :
begin
water <= 1'b0;
coin_back <= 1'b0;
if(coin_half)
n_status <= TWO;
else if(coin_one)
begin
n_status <= ZERO;
water <= 1'b1;
coin_back <= 1'b0;
end
else
n_status <= ONE_HALF;
end
TWO :
begin
water <= 1'b0;
coin_back <= 1'b0;
if(coin_half)
begin
n_status <= ZERO;
water <= 1'b1;
coin_back <= 1'b0;
end
else if(coin_one)
begin
n_status <= ZERO;
water <= 1'b1;
coin_back <= 1'b1;
end
else
n_status <= TWO;
end
default:
n_status <= ZERO;
endcase
end
endmodule
1.2、二段式，寫法二
module auto_sell(
input clk,
input rst_n,
input coin_one,
input coin_half,
output reg water,
output reg coin_back
);
parameter ZERO = 3'b000;
parameter HALF = 3'b001;
parameter ONE = 3'b010;
parameter ONE_HALF = 3'b011;
parameter TWO = 3'b100;
//---------------------二段式 2 ok--------------------------------------
//二段式狀態(tài)機(jī)
reg [2:0] status;
//狀態(tài)轉(zhuǎn)移
always@(posedge clk,negedge rst_n)begin
if(!rst_n)
status <= ZERO;
else
begin
case(status)
ZERO :
begin
if(coin_half)
status <= HALF;
else if(coin_one)
status <= ONE;
else
status <= ZERO;
end
HALF :
begin
if(coin_half)
status <= ONE;
else if(coin_one)
status <= ONE_HALF;
else
status <= HALF;
end
ONE :
begin
if(coin_half)
status <= ONE_HALF;
else if(coin_one)
status <= TWO;
else
status <= ONE;
end
ONE_HALF :
begin
if(coin_half)
status <= TWO;
else if(coin_one)
begin
status <= ZERO;
end
else
status <= ONE_HALF;
end
TWO :
begin
if(coin_half)
begin
status <= ZERO;
end
else if(coin_one)
begin
status <= ZERO;
end
else
status <= TWO;
end
default:
status <= ZERO;
endcase
end
end
//輸出 時(shí)序邏輯
always@(posedge clk,negedge rst_n)begin
if(!rst_n)
begin
water <= 1'b1;
coin_back <= 1'b0;
end
else
case(status)
ONE_HALF:
begin
if(coin_one)
begin
water <= 1'b1;
coin_back <= 1'b0;
end
else
begin
water <= 1'b0;
coin_back <= 1'b0;
end
end
TWO:
begin
if(coin_half)
begin
water <= 1'b1;
coin_back <= 1'b0;
end
else if(coin_one)
begin
water <= 1'b1;
coin_back <= 1'b1;
end
else
begin
water <= 1'b0;
coin_back <= 1'b0;
end
end
default:
begin
water <= 1'b0;
coin_back <= 1'b0;
end
endcase
end
endmodule
五、自動(dòng)售貨機(jī)、三段式
module auto_sell(
input clk,
input rst_n,
input coin_one,
input coin_half,
output reg water,
output reg coin_back
);
parameter ZERO = 3'b000;
parameter HALF = 3'b001;
parameter ONE = 3'b010;
parameter ONE_HALF = 3'b011;
parameter TWO = 3'b100;
//三段式狀態(tài)機(jī)
reg [2:0] c_status;
reg [2:0] n_status;
//狀態(tài)轉(zhuǎn)移
always@(posedge clk,negedge rst_n)begin
if(!rst_n)
c_status <= ZERO;
else
c_status <= n_status;
end
//狀態(tài)轉(zhuǎn)移規(guī)律及狀態(tài)輸出,組合邏輯輸出只與輸入有關(guān)
//如果有n_status = n_status,電路會(huì)出錯(cuò);
always@(*)begin
case(c_status)
ZERO :
begin
if(coin_half)
n_status = HALF;
else if(coin_one)
n_status = ONE;
else
n_status = ZERO;
end
HALF :
begin
if(coin_half)
n_status = ONE;
else if(coin_one)
n_status = ONE_HALF;
else
n_status = HALF;
end
ONE :
begin
if(coin_half)
n_status = ONE_HALF;
else if(coin_one)
n_status = TWO;
else
n_status = ONE;
end
ONE_HALF :
begin
if(coin_half)
n_status = TWO;
else if(coin_one)
n_status = ZERO;
else
n_status = ONE_HALF;
end
TWO :
begin
if(coin_half)
n_status = ZERO;
else if(coin_one)
n_status = ZERO;
else
n_status = TWO;
end
default:
n_status = ZERO;
endcase
end
always@(posedge clk,negedge rst_n)begin
if(!rst_n)
begin
water = 1'b1;
coin_back = 1'b0;
end
else
case(c_status)
ONE_HALF:
begin
if(coin_one)
begin
water = 1'b1;
coin_back = 1'b0;
end
else
begin
water = 1'b0;
coin_back = 1'b0;
end
end
TWO:
begin
if(coin_half)
begin
water = 1'b1;
coin_back = 1'b0;
end
else if(coin_one)
begin
water = 1'b1;
coin_back = 1'b1;
end
else
begin
water = 1'b0;
coin_back = 1'b0;
end
end
default:
begin
water = 1'b0;
coin_back = 1'b0;
end
endcase
end
endmodule
六、仿真腳本
`timescale 1ns/1ps module auto_sell_tb; reg clk; reg rst_n; reg coin_one; reg coin_half; wire water; wire coin_back; initial begin clk = 0; rst_n = 0; coin_one = 0; coin_half = 0; #20; rst_n = 1; //延時(shí)200us #10000 //投2.5元 coin_half = 1; #20; coin_half = 0; #20; coin_one = 1; #20; coin_one = 0; #20; coin_half = 1; #20; coin_half = 0; #20; coin_half = 1; #20; coin_half = 0; #20; //延時(shí)200us #10000 //投3元 coin_half = 1; #20; coin_half = 0; #20; coin_one = 1; #20; coin_one = 0; #20; coin_half = 1; #20; coin_half = 0; #20; coin_one = 1; #20; coin_one = 0; #20; //延時(shí)200us #10000 $stop; end auto_sell auto_sell_inst( .clk (clk), .rst_n (rst_n), .coin_one (coin_one), .coin_half (coin_half), .water (water), .coin_back (coin_back) ); always #10 clk = ~clk; endmodule
七、仿真結(jié)果
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
寄存器
+關(guān)注
關(guān)注
31文章
5433瀏覽量
124319 -
仿真
+關(guān)注
關(guān)注
52文章
4269瀏覽量
135734 -
時(shí)序電路
+關(guān)注
關(guān)注
1文章
114瀏覽量
21941 -
狀態(tài)機(jī)
+關(guān)注
關(guān)注
2文章
493瀏覽量
28218
原文標(biāo)題：筆記連載精選 |【狀態(tài)機(jī)：一段式、二段式、三段式】 【原理及verilog仿真】篇
文章出處：【微信號(hào)：HXSLH1010101010，微信公眾號(hào)：FPGA技術(shù)江湖】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
“三段式”過(guò)電流保護(hù)含意
過(guò)流即過(guò)電流保護(hù)。三段式電流保護(hù)指的是電流速斷保護(hù)（第一段）、限時(shí)電流速斷保護(hù)（第二段）、定時(shí)限過(guò)電流保護(hù)（第三段），相互配合構(gòu)成的一套過(guò)電
徹底搞懂狀態(tài)機(jī)（一段式、兩段式、三段式）！一個(gè)實(shí)例，三種方法對(duì)比看?。。。ǔ绦颍?/a>
該模塊中既描述狀態(tài)轉(zhuǎn)移，又描述狀態(tài)的輸入和輸出；（2）二段式：用兩個(gè)always模塊來(lái)描述狀態(tài)機(jī)，其中一個(gè)always模塊采用同步時(shí)序描述
發(fā)表于 06-27 22:13
Verilog三段式狀態(tài)機(jī)描述及模版
三個(gè)always段完成。三段式建模描述FSM的狀態(tài)機(jī)輸出時(shí)，只需指定case敏感表為次態(tài)寄存器， 然后直接在每個(gè)次態(tài)的case分支中描述該狀態(tài)
發(fā)表于 07-03 10:13
Verilog三段式狀態(tài)機(jī)描述及模版
三個(gè)always段完成。三段式建模描述FSM的狀態(tài)機(jī)輸出時(shí)，只需指定case敏感表為次態(tài)寄存器， 然后直接在每個(gè)次態(tài)的case分支中描述該狀態(tài)
發(fā)表于 07-09 01:55
三段式和四段式耳機(jī)的引腳定義
耳機(jī)插座在我們?nèi)粘Ｉ钪惺潜容^常見(jiàn)的一種電子元件，其耳機(jī)插座的類型規(guī)格也區(qū)分有四段式耳機(jī)插座、三段式耳機(jī)插座等。三段式和四段式耳機(jī)的引腳
發(fā)表于 12-25 15:26
FPGA狀態(tài)機(jī)一段式簡(jiǎn)介
（41）FPGA狀態(tài)機(jī)一段式1.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）FPGA狀態(tài)機(jī)一段式5）結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA（Field Programm
發(fā)表于 02-23 06:45
Verilog三段式狀態(tài)機(jī)描述（轉(zhuǎn)載）
時(shí)序電路的狀態(tài)是一個(gè)狀態(tài)變量集合，這些狀態(tài)變量在任意時(shí)刻的值都包含了為確定電路的未來(lái)行為而必需考慮的所有歷史信息。 狀態(tài)機(jī)采用Verilog
發(fā)表于 02-09 09:42
?1278次閱讀
雙電源自動(dòng)轉(zhuǎn)換開(kāi)關(guān)基礎(chǔ)知識(shí)（工作原理、工作步驟、選型、二段式和三段式的區(qū)別）
本文主要介紹了雙電源自動(dòng)轉(zhuǎn)換開(kāi)關(guān)基礎(chǔ)知識(shí)（工作原理、工作步驟、選型、二段式和三段式的區(qū)別）。它是一種可以在常用電源和備用電源之間進(jìn)行自動(dòng)轉(zhuǎn)換的開(kāi)關(guān)。它是由
發(fā)表于 03-23 11:54
?5.4w次閱讀
淺談FPGA 四段式狀態(tài)機(jī)
四段式不是指三個(gè)always代碼，而是四段程序。使用四段式的寫法，可參照明德?lián)PGVIM特色指令Ztj產(chǎn)生的狀態(tài)機(jī)模板。
發(fā)表于 05-28 10:50
?2989次閱讀
關(guān)于使用FPGA三段式狀態(tài)機(jī)的三點(diǎn)好處，你有什么看法？
用三段式描述狀態(tài)機(jī)的好處，國(guó)內(nèi)外各位大牛都已經(jīng)說(shuō)的很多了，大致可歸為以下三點(diǎn)：
發(fā)表于 08-17 11:43
?1.6w次閱讀
FPGA三段式描述狀態(tài)機(jī)的好處
先談?wù)劦?b class='flag-5'>二點(diǎn)關(guān)于思維習(xí)慣。我發(fā)現(xiàn)有些人會(huì)有這樣一種習(xí)慣，先用一段式狀態(tài)機(jī)實(shí)現(xiàn)功能，仿真ok后，再將其轉(zhuǎn)成三段式，他們對(duì)這種開(kāi)發(fā)方式的解釋是
發(fā)表于 07-14 14:59
?1793次閱讀
三段式狀態(tài)機(jī)編寫問(wèn)題及三段式狀態(tài)機(jī)各部分功能分析
在 Verilog的江湖里，流傳著一段，兩段，三段式狀態(tài)機(jī)的傳說(shuō)。它們各有優(yōu)劣，本文就書寫三段式狀態(tài)機(jī)
三段式距離保護(hù)和三段式電流保護(hù)原理是相同的，它們有哪些區(qū)別？
上也有著相似之處。但是它們?cè)趯?shí)際應(yīng)用中存在一些差異，下面我們將逐一分析它們的區(qū)別。 一、基本原理： 1. 三段式距離保護(hù)
隨著電流的增大，三段式過(guò)流保護(hù)的一段、二段保護(hù)動(dòng)作時(shí)限變??？
為什么隨著電流的增大，三段式過(guò)流保護(hù)的一段、二段保護(hù)動(dòng)作時(shí)限變?。?隨著電流的增大，三段式過(guò)流保護(hù)的一段、
工商網(wǎng)監(jiān)
評(píng)論