Chiplet 使英特爾 PSG 能夠?yàn)槠?FPGA 添加許多新功能

英特爾可編程解決方案事業(yè)部 (PSG) 自 2016 年發(fā)布公司首款英特爾 Stratix 10 設(shè)備以來，一直依賴小芯片技術(shù)來實(shí)現(xiàn)其現(xiàn)場可編程門陣列 (FPGA) 。這些 FPGA 使用英特爾的嵌入式多芯片互連橋 (EMIB) 封裝技術(shù)將主 FPGA 芯片連接到各種接口和內(nèi)存小芯片。英特爾繼續(xù)使用相同的 EMIB 封裝技術(shù)將小芯片集成到其下一代英特爾 Agilex FPGA 中?；谛⌒酒脑O(shè)計方法的一項(xiàng)顯著優(yōu)勢對于英特爾 PSG 尤為重要，即該技術(shù)使英特爾能夠快速為其 FPGA 產(chǎn)品系列添加新成員。

Chiplet 使英特爾 PSG 能夠?yàn)槠?FPGA 添加許多新功能，包括：

2018 年 2 月：58Gbps PAM4 收發(fā)器。

2019 年 8 月：PCIe 4.0 支持。

2019 年 11 月：業(yè)界首款擁有超過 1000 萬個邏輯元件的 FPGA。

2022 年 4 月：PCIe 5.0 x16 運(yùn)行速度為 320 億次傳輸/秒。

2022 年 9 月：直接模擬/數(shù)字射頻 (RF) 轉(zhuǎn)換速度為 640 億次轉(zhuǎn)換/秒。

2023 年 3 月：116Gbps PAM4 收發(fā)器。

2023 年 5 月：PCIe 5.0 和 CXL 硬件支持。

英特爾 PSG 副總裁兼總經(jīng)理 Deepali Trehan 表示，英特爾 FPGA 中小芯片的功能是客戶決定在其系統(tǒng)設(shè)計中使用這些 FPGA 的主要原因。在 FPGA 中使用小芯片使英特爾能夠在其他設(shè)備中提供技術(shù)先進(jìn)的功能（例如上面列出的功能）之前，降低開發(fā)風(fēng)險并大大縮短開發(fā)時間。

BittWare 就是此類長期客戶之一，該公司開發(fā)基于外圍組件互連 Express (PCIe) 總線標(biāo)準(zhǔn)的基于 FPGA 的加速卡。BittWare 開發(fā)這些基于英特爾 FPGA 的 PCIe 加速卡已有至少 20 年的歷史。這些 PCIe 卡用于計算加速、網(wǎng)絡(luò)和傳感器融合，并在邊緣應(yīng)用中經(jīng)常與 Intel Xeon CPU 配合使用，用作高性能數(shù)據(jù)處理器和輸入/輸出 (I/O) 引擎。

Molex BittWare 業(yè)務(wù)部門副總裁兼總經(jīng)理 Craig Petrie 指出，在 FPGA 中使用小芯片可以比其他方式更快地為 FPGA 帶來新的 I/O 功能。組件級的快速上市使得 BittWare 的板級產(chǎn)品也能實(shí)現(xiàn)同樣快速的上市時間。Petrie 特別指出，小芯片使 BittWare 能夠快速連續(xù)提供具有 PCIe 4.0、PCIe 5.0、Compute Express Link (CXL) 和高速以太網(wǎng)端口的加速卡。

Petrie 表示：“Tiles（小芯片）解決了一個大問題?！彼忉屨f，如果必須為每個新的 I/O 標(biāo)準(zhǔn)（例如各代 PCIe 和以太網(wǎng)標(biāo)準(zhǔn)）設(shè)計新的單片 FPGA，則不可避免地會出現(xiàn)一些細(xì)微的變化在FPGA的整體設(shè)計上與上一代相比。這些細(xì)微的變化需要 BittWare 方面進(jìn)行設(shè)計修訂，而這些修訂將需要額外的設(shè)計時間。通過使用小芯片來實(shí)現(xiàn)這些 I/O 功能，F(xiàn)PGA 的中心部分（主硅芯片）可以保持不變。因此，小芯片允許英特爾等半導(dǎo)體供應(yīng)商更快地適應(yīng)這些新的 I/O 功能，并且無需重新設(shè)計主 FPGA 芯片?！斑@降低了我們的設(shè)計風(fēng)險，”BittWare 的 Petrie 解釋道。

Liquid-Markets-Solutions (LMS) 聯(lián)合創(chuàng)始人、總裁兼首席執(zhí)行官 Seth Friedman 對于基于小芯片的 FPGA 也有類似的看法。他的公司開發(fā)了一種名為“überNIC”的網(wǎng)絡(luò)接口卡（NIC），該卡最初是為金融市場的高速交易領(lǐng)域開發(fā)的。在這個市場中，每一微秒都很重要，因?yàn)檩^慢的交易根本無法獲得與較快的交易那么多的利潤。因此，LMS 開發(fā)了一個快速、基于硬件的完整以太網(wǎng)協(xié)議棧，并將其體現(xiàn)在其網(wǎng)卡上的 Intel FPGA 中，以滿足金融界的低延遲要求。

而LMS 很快發(fā)現(xiàn)，許多其他涉及電信、計算、廣播、研究和學(xué)術(shù)界的公司也需要同樣快速的 NIC，用于從測試設(shè)備到自動視覺系統(tǒng)等應(yīng)用。云服務(wù)提供商、超大規(guī)模提供商的數(shù)據(jù)中心也需要高速 NIC。

Friedman 指出，F(xiàn)PGA 中的小芯片通過 PCIe 5.0 接口端口為他的公司帶來了上市時間優(yōu)勢，并且將為 CXL 1.1 和 2.0 帶來同樣的優(yōu)勢?！斑@一切都?xì)w功于小芯片技術(shù)，”弗里德曼解釋道。他還指出了另一個對 LMS 很重要的小芯片優(yōu)勢：收發(fā)器密度。使用基于小芯片的 FPGA 和許多高速以太網(wǎng)收發(fā)器，LMS 可以將兩到四倍數(shù)量的光纖對插入其 überNIC 之一。

然而，LMS 采用英特爾 FPGA 的目的不僅僅是 I/O 優(yōu)勢。如上所述，F(xiàn)PGA 中的可編程硬件允許該公司構(gòu)建高速以太網(wǎng)協(xié)議引擎，但 FPGA 中還留有空間來整合對最終客戶具有巨大價值的附加功能。例如，LMS 實(shí)現(xiàn)了英特爾的精確時間測量 (PTM) 功能，該功能在英特爾第 4代中找到。一代 Xeon 可擴(kuò)展 CPU，集成到其 überNIC 卡中。PTM 可以通過獨(dú)立的本地時鐘精確協(xié)調(diào)多個組件之間的事件。這種精確時間功能對于為高速金融交易添加時間戳非常有利，而且在數(shù)據(jù)流必須具有精確時間戳的情況下也很有用。“傳統(tǒng)的 NIC 無法提供此功能，”弗里德曼說道。該任務(wù)需要 FPGA 中提供的可編程硬件。

Bittware 和 LMS 等客戶是促使小芯片保留在英特爾 FPGA 路線圖上的因素之一。目前，英特爾 PSG 的 FPGA 依賴于 EMIB 封裝技術(shù)和英特爾開發(fā)的稱為高級接口總線 (AIB) 的總線協(xié)議，英特爾隨后將其作為開源、免版稅標(biāo)準(zhǔn)貢獻(xiàn)給 CHIPS 聯(lián)盟。然而，英特爾 PSG 路線圖超出了目前 EMIB 和 AIB 的使用范圍。

英特爾的 Trehan 表示：“UCIe 對于我們的下一代 FPGA 非常重要?！彼傅氖悄壳坝?UCI Express 開發(fā)的通用 Chiplet Interconnect Express (UCIe) 標(biāo)準(zhǔn)，UCI Express 是英特爾去年 3 月與 Advanced Semiconductor ，包括Engineering Inc. (ASE)、AMD、Arm、Google Cloud、Meta、微軟公司、高通公司、三星和臺積電(TSMC)等公司共同成立的行業(yè)聯(lián)盟和非營利組織。通過將 UCIe 作為小芯片互連標(biāo)準(zhǔn)，Trehan 設(shè)想了一個小芯片市場，由多個代工廠使用不同的半導(dǎo)體工藝節(jié)點(diǎn)制造，然后英特爾可以使用該市場來組裝具有更奇特電子功能（包括高功率鎵）的 FPGA 和其他 IC 類型氮化物 (GaN) 驅(qū)動器和高速光學(xué) I/O 直接集成到 FPGA 封裝中。

小芯片在高端半導(dǎo)體設(shè)備中的使用現(xiàn)已成熟，并以 FPGA 開創(chuàng)的多年實(shí)踐經(jīng)驗(yàn)為后盾。Chiplet 現(xiàn)在也出現(xiàn)在 CPU 和 GPU 中。TIRIAS Research 認(rèn)為，小芯片的使用將在這些高端設(shè)備中繼續(xù)并增長，以添加新特性和新功能、提高性能并延長摩爾定律的壽命，同時滿足客戶的上市時間需求。由全行業(yè)聯(lián)盟 UCIe 開發(fā)的小芯片間接口標(biāo)準(zhǔn)的出現(xiàn)只會加速這一趨勢。與此同時，單片結(jié)構(gòu)仍然是最便宜的封裝替代方案，并將繼續(xù)在低成本半導(dǎo)體器件的制造中占據(jù)主導(dǎo)地位。

審核編輯：劉清