一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado那些事兒:節(jié)省編譯時間系列文章

OpenFPGA ? 來源:OpenFPGA ? 2023-10-09 16:48 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

編譯時間分析:

影響編譯時間的因素有很多,包括工具流程、工具設(shè)置選項、RTL 設(shè)計、約束編輯、目標(biāo)器件以及設(shè)計實現(xiàn)期間各工具所面臨的任何關(guān)鍵問題。除此之外,所使用的機(jī)器及其負(fù)載也是關(guān)鍵因素。在這篇博客中,我們只探討與設(shè)計和工具流程有關(guān)的因素。另外值得一提的是,所述技巧并不適用于所有用戶。例如,如果某個設(shè)計由 50 個 FPGA 鏡像組成,每個鏡像含 50 個約束文件,那么在此類設(shè)計中更改約束可能不切實際。但對于單一設(shè)計運(yùn)行來說,約束更改會更有意義。

此外,個別建議對某些設(shè)計的影響會比其他設(shè)計更大。例如,如果對某個并行運(yùn)行 50 輪的設(shè)計應(yīng)用某一項約束更改,此項更改會影響所有運(yùn)行輪次。但如果在設(shè)計上只運(yùn)行一輪實現(xiàn),那么更改約束的影響有限。

本文中將描述每種技巧的優(yōu)勢和成本,但最終須由您作為用戶來自行決定是否值得在自己的用例中實現(xiàn)這些技巧。

測量編譯時間:

比較約束更改前后的編譯時間時,重要的是在相似的機(jī)器上運(yùn)行更改從而得到公平的比較結(jié)果。

如果這不可行,那么您可以通過比較數(shù)值變化來大致了解編譯時間變化,而不必依賴絕對數(shù)值。有多種方法可用于比較時間。

對于完整的 Vivado 運(yùn)行輪次,可以在 vivado.log 文件中搜索編譯時間信息。例如,您可在其中找到如下行:

place_design: Time (s): cpu = 0334 ; elapsed = 0153 . Memory (MB): peak = 21362.934 ; gain = 3668.312 ; free physical = 12076 ; free virtual = 142273


此行包含在 place_design 階段耗費(fèi)的總時間以及內(nèi)存使用情況?!癱pu”的時間是在 place_design 中分配有子任務(wù)的多個線程的累計時間。

值得注意的是“elapsed”耗用時間,即啟動和完成該 place_design 階段的時間差。

另外還有其他多行內(nèi)容包含相同格式的時間報告,但這些行首不含命令名稱,如:

Time (s): cpu = 0050 ; elapsed = 0024 . Memory (MB): peak = 21322.859 ; gain = 3612.184 ; free physical = 42807 ; free virtual = 172805


這表示某一具體步驟中每個單獨(dú)階段耗費(fèi)的時間。因此,要得到編譯總時間,只需將工程模式或非工程模式下運(yùn)行的每個步驟所報告的編譯時間相加即可:
T(synth_design)+T(opt_design)+ T(place_design)+ T(phys_opt_design)+T(route_design).

請注意,工程模式需要時間來生成多個報告文件,這個時間也應(yīng)該一并算上。這樣您就能清楚知曉哪個步驟在編譯總時間中耗時最多。

如要調(diào)查某一條命令而不是某個運(yùn)行步驟所耗費(fèi)的時間量,您可使用 Tcl 命令來跟蹤這條命令。

例如,使用以下命令即可得到運(yùn)行一條 get_pins 命令的時間為 44 毫秒:

set start [clock milliseconds]; get_pins -filter {NAME =~ *FPGA*/O}; set stop [clock milliseconds] ; puts "TIME: [expr $stop -$start]"
TCL console output -> TIME: 44

set start [clock milliseconds]; get_pins -filter {NAME =~ *FPGA*/O}; set stop [clock milliseconds] ; puts "TIME: [expr $stop -$start]"TCL console output -> TIME: 44


如果您有一個含數(shù)千行命令的巨型約束文件,并且想要快速了解每條命令所耗費(fèi)的時間,那么此技巧會很有幫助。

對于增量流程,可以在 log 日志文件中直接生成一個表格,計算每個步驟中默認(rèn)運(yùn)行和增量運(yùn)行的編譯總時間,因此非常便于閱讀查看。

雖然想必您知道,在綜合或?qū)崿F(xiàn)階段,增量運(yùn)行可以從參考文件中讀取和復(fù)制信息,但僅在某些階段中能節(jié)省時間,如果網(wǎng)表發(fā)生大量更改,其中引用的內(nèi)容就會減少,編譯時間也會受到相應(yīng)影響。

e2c8565a-666b-11ee-939d-92fbcf53809c.png

分析編譯時間:

獲得期望的編譯時間信息后,下一步是分析時間數(shù)據(jù),決定哪個步驟影響最大,這樣即可便于您尋找解決辦法。
示例如下:

示例 1:
假設(shè)我們發(fā)現(xiàn) route_design 步驟耗用的編譯時間最多。通過閱讀 log 日志報告發(fā)現(xiàn),此設(shè)計的資源使用率很高導(dǎo)致布線擁塞,因此布線器編譯時間非常長。

因此,我們可以依靠 report_design_analysis 獲取擁塞報告,找出哪個區(qū)域或模塊導(dǎo)致出現(xiàn)此問題。我們可以據(jù)此判斷是對代碼進(jìn)行最優(yōu)化以獲得低擁塞的 RTL 編碼樣式,還是依靠該工具的擁塞策略來進(jìn)行操作。

示例 2:
如果使用了大量 IP 或模塊,并且無需每輪都進(jìn)行更新,則可考慮采用流程最優(yōu)化。例如,對于在設(shè)計中進(jìn)行例化的部分 IP 核,可以啟用 IP 高速緩存,以免每次都重新生成這些 IP,從而節(jié)省 IP 生成時間。

我們可以啟用自下而上的開發(fā)流程進(jìn)行并行開發(fā),這將最終節(jié)省設(shè)計實現(xiàn)的集成時間。也可以在完成一個流程后啟用增量流程,進(jìn)行快速設(shè)計迭代,以獲取指導(dǎo)性文件。

根據(jù)可用于解決編譯時間問題的 2 種不同方法,以下內(nèi)容分為 2 部分。

解決設(shè)計存在的具體編譯時間問題:

下列技巧可用于解決設(shè)計的具體編譯時間問題,這些技巧根據(jù)常見問題根源和解決方案可分為 4 類:

約束

增量實現(xiàn)

工具驅(qū)動的選項

使用非關(guān)聯(lián)運(yùn)行

約束:
設(shè)計中包含清晰、合理且精確的約束有助于有效利用系統(tǒng)存儲器,從而減少整體編譯時間。我們需要分析在約束上耗費(fèi)的編譯時間,了解這些編譯時間的具體分配,并改進(jìn)約束語法以提高其效率。欲知詳情,請參閱博文利用高效約束節(jié)省編譯時間開發(fā)者分享|節(jié)省編譯時間系列-利用 Tcl 腳本對編譯時間進(jìn)行剖析及其中隨附的示例。


增量流程
增量綜合流程開發(fā)者分享|節(jié)省編譯時間系列-使用增量綜合與增量實現(xiàn)流程開發(fā)者分享|節(jié)省編譯時間系列-使用增量實現(xiàn)都是非常直接且易于管理的方法,能夠達(dá)成最大輸出。當(dāng)設(shè)計更改率極低時,您可基于成功的運(yùn)行輪次快速迭代,這樣還能生成一致性和可預(yù)測性更高的結(jié)果,從而幫助節(jié)省編譯時間。請單擊鏈接查看這兩篇博文,其中提供了采用流程需滿足的一些先決條件,以及有關(guān)如何理解報告的信息。

工具和報告選項
工具驅(qū)動的選項有助于最大限度減少特定設(shè)計問題,如,設(shè)計 DRC 問題、不適當(dāng)?shù)臅r序約束覆蓋或設(shè)計擁塞,這類問題可能嚴(yán)重影響編譯時間,應(yīng)先一探究竟,而后再執(zhí)行任何其他工具最優(yōu)化操作。我們可以憑借 Vivado 報告工具來生成報告并執(zhí)行分析。

運(yùn)行 report_methodology 解決設(shè)計方法論問題。報告中指出的一些不良措施可能會影響編譯時間,您可先從報告中輕松獲取修訂,然后再開始下一輪運(yùn)行。

運(yùn)行 report_design_anlaysis 解決時序、復(fù)雜性、擁塞等問題。通過讀取頂層關(guān)鍵路徑、設(shè)計復(fù)雜性 Rent 指數(shù)和設(shè)計布局熱點(diǎn),可幫助您更好地了解設(shè)計中的瓶頸。此報告可以提供一些簡單的構(gòu)想,幫助您尋找解決方案。

運(yùn)行 report_qor_suggestions 通過低級別 Tcl 腳本獲取其他建議,然后可以將這些建議直接應(yīng)用于設(shè)計。

運(yùn)行 report_exceptions 獲取有關(guān)時序交互和覆蓋的信息。如果錯誤設(shè)置時序約束導(dǎo)致時序過緊,就可能會導(dǎo)致編譯時間延長。


非關(guān)聯(lián)運(yùn)行/塊級綜合
在非關(guān)聯(lián)模式下運(yùn)行設(shè)計核會生成并行子運(yùn)行,這意味著能縮短設(shè)計集成時間,塊級綜合也可以為不同的子模塊定義不同的編譯時間或性能策略。它也能縮短集成時間,從而減少編譯總時間。


如需跨多個設(shè)計縮短編譯時間,就要基于設(shè)計結(jié)果來應(yīng)用一些更為通用的方法并進(jìn)行迭代。這些技巧分為以下 2 類。

Vivado 自動建議的流程和約束:

從 2019.1 版本起,Vivado 啟用了全新的功能特性,能以 Tcl 格式提供多項自動生成的策略,后續(xù)可通過 source 命令直接使用。

這有助于縮短清掃策略的周期,并且很容易找到一些編譯時間/性能平衡的最佳策略,且無需手動執(zhí)行并行清掃所有設(shè)計的工作。

在 report_qor_suggestion 中啟用該功能特性。

清掃實現(xiàn)指令
分析了如何從現(xiàn)有策略中選擇以編譯時間為目標(biāo)的指令,并提供了一些建議,以便于您定義自己的編譯時間縮短策略。

總結(jié):

利用上述技巧時,我們認(rèn)為應(yīng)分析編譯總時間,限定范圍以便查找最優(yōu)化方法并最終縮短編譯總時間。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618717
  • 編譯
    +關(guān)注

    關(guān)注

    0

    文章

    679

    瀏覽量

    34019
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    835

    瀏覽量

    68809

原文標(biāo)題:【Vivado那些事兒】節(jié)省編譯時間系列文章

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Linux內(nèi)存的那些事兒

    CPU、IO、磁盤、內(nèi)存,可以說是影響計算機(jī)性能的幾大關(guān)鍵因素。今天,我們就來探究一下內(nèi)存的那些事兒。
    發(fā)表于 09-08 14:16 ?955次閱讀

    NIOSII那些事兒REV7.0

    NIOSII那些事兒REV7.0
    發(fā)表于 03-07 11:54

    mos管的那些事兒分享!

    通俗易懂,百度上要下載券,我直接在其他網(wǎng)站下了,在這里發(fā)出來,備用。MOS管的那些事兒.rar (1.33 MB )
    發(fā)表于 08-28 00:43

    電源選型的那些事兒

    電路教程相關(guān)知識的資料,關(guān)于電源選型的那些事兒
    發(fā)表于 10-10 14:34 ?0次下載

    Vivado中的Incremental Compile增量編譯技術(shù)詳解

    Incremental Compile增量編譯Vivado提供的一項高階功能。目的旨在當(dāng)設(shè)計微小的改變時,重用綜合和布局布線的結(jié)果,縮短編譯時間。
    的頭像 發(fā)表于 07-05 06:06 ?1.1w次閱讀

    Linux的那些事兒之我是Sysfs

    Linux的那些事兒之我是Sysfs
    發(fā)表于 10-29 09:28 ?5次下載
    Linux的<b class='flag-5'>那些</b><b class='flag-5'>事兒</b>之我是Sysfs

    Linux的那些事兒之我是SCSI硬盤

    Linux的那些事兒之我是SCSI硬盤
    發(fā)表于 10-29 09:32 ?19次下載
    Linux的<b class='flag-5'>那些</b><b class='flag-5'>事兒</b>之我是SCSI硬盤

    Linux的那些事兒之我是PCI

    Linux的那些事兒之我是PCI
    發(fā)表于 10-29 09:35 ?10次下載
    Linux的<b class='flag-5'>那些</b><b class='flag-5'>事兒</b>之我是PCI

    Linux的那些事兒之我是Hub

    Linux的那些事兒之我是Hub
    發(fā)表于 10-29 09:37 ?7次下載
    Linux的<b class='flag-5'>那些</b><b class='flag-5'>事兒</b>之我是Hub

    Linux的那些事兒之我是Block層

    Linux的那些事兒之我是Block層
    發(fā)表于 10-29 09:43 ?9次下載
    Linux的<b class='flag-5'>那些</b><b class='flag-5'>事兒</b>之我是Block層

    如何節(jié)省FPGA編譯時間?

    FPGA到最后自然是規(guī)模越來越大,編譯時間越來越長。解決問題的方法通常來說應(yīng)該從工具和設(shè)計入手。
    的頭像 發(fā)表于 08-04 09:16 ?7033次閱讀

    講述增量編譯方法,提高Vivado編譯效率

    當(dāng)RTL代碼修改較少時,使用增量編譯功能可以提高工程的編譯速度,Incremental Compile增量編譯Vivado提供的一項高階功能。目的旨在當(dāng)設(shè)計微小的改變時,重用綜合和布
    的頭像 發(fā)表于 01-22 17:27 ?1.1w次閱讀
    講述增量<b class='flag-5'>編譯</b>方法,提高<b class='flag-5'>Vivado</b><b class='flag-5'>編譯</b>效率

    MOS管的那些事兒.課件下載

    MOS管的那些事兒.課件下載
    發(fā)表于 12-06 15:14 ?0次下載

    節(jié)省編譯時間系列-使用增量實現(xiàn)

    增量實現(xiàn)自從首次獲得支持以來,不斷升級演變,在此過程中已添加了多項針對性能和編譯時間的增強(qiáng)功能。
    的頭像 發(fā)表于 09-01 09:36 ?844次閱讀
    <b class='flag-5'>節(jié)省</b><b class='flag-5'>編譯</b><b class='flag-5'>時間</b><b class='flag-5'>系列</b>-使用增量實現(xiàn)

    淺談Vivado編譯時間

    隨著FPGA規(guī)模的增大,設(shè)計復(fù)雜度的增加,Vivado編譯時間成為一個不可回避的話題。尤其是一些基于SSI芯片的設(shè)計,如VU9P/VU13P/VU19P等,布局布線時間更是顯著增加。當(dāng)
    的頭像 發(fā)表于 09-18 10:43 ?2263次閱讀
    淺談<b class='flag-5'>Vivado</b><b class='flag-5'>編譯</b><b class='flag-5'>時間</b>