一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么是SOI襯底?SOI襯底的優(yōu)勢(shì)是什么?

中科院半導(dǎo)體所 ? 來源:Tom聊芯片智造 ? 2023-10-10 18:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在芯片制程中,經(jīng)常會(huì)聽到“SOI”這個(gè)名詞。而芯片制造上也通常使用SOI襯底制造集成電路。SOI襯底的獨(dú)特結(jié)構(gòu)可以大大提高芯片的性能,那么SOI到底是什么?有哪些優(yōu)點(diǎn)?應(yīng)用在哪些領(lǐng)域?如何制造?

什么是SOI襯底? SOI是Silicon-On-Insulator的縮寫。直譯為在絕緣層上的硅。實(shí)際的結(jié)構(gòu)是,硅片上有一層超薄的絕緣層,如SiO2。在絕緣層上又有一層薄薄的硅層,這種結(jié)構(gòu)將有源硅層與襯底的硅層分開。而在傳統(tǒng)的硅制程中,芯片直接在硅襯底上形成,沒有使用絕緣體層。

a4618e7e-6754-11ee-939d-92fbcf53809c.jpg

SOI襯底的優(yōu)勢(shì)?

低基板漏電流

由于存在一個(gè)氧化硅(SiO2)的絕緣層,它有效地隔離了晶體管和底部的硅襯底。這種隔離減少了從有源層到基板的不希望的電流。漏電流會(huì)隨著溫度的升高而增加,因此在高溫環(huán)境中可以顯著提高芯片的可靠性。

減少寄生電容

在SOI結(jié)構(gòu)中,寄生電容得到了顯著減小。寄生電容通常會(huì)限制速度和增大功耗,因此它們?cè)?a target="_blank">信號(hào)傳輸過程中增加了額外的延遲,并消耗了額外的能量。通過減少這些寄生電容,在高速或低功耗芯片中應(yīng)用很普遍。與CMOS制程的普通的芯片相比,SOI 芯片的速度可提高 15%,功耗可降低 20%。

a472bc26-6754-11ee-939d-92fbcf53809c.png

噪聲隔離

在混合信號(hào)應(yīng)用中,數(shù)字電路產(chǎn)生的噪聲可能會(huì)干擾模擬射頻電路,從而降低系統(tǒng)性能。由于SOI結(jié)構(gòu)將有源硅層與基板隔開,它實(shí)際上實(shí)現(xiàn)了一種內(nèi)在的噪聲隔離。這意味著數(shù)字電路產(chǎn)生的噪聲較難通過襯底傳播到敏感的模擬電路。 SOI襯底怎么制造? 一般有三種方法:SIMOX,BESOI,晶體生長(zhǎng)法等。由于篇幅有限,這里介紹一下比較普遍的SIMOX技術(shù)。

SIMOX,全名Separation by IMplantation of OXygen,即利用氧離子的注入和后續(xù)的高溫退火來在硅晶體中形成一個(gè)厚的二氧化硅(SiO2)層,這個(gè)層作為SOI結(jié)構(gòu)的絕緣體層。

a47e0590-6754-11ee-939d-92fbcf53809c.png

? 高能氧離子被注入到硅襯底中的一個(gè)特定深度。通過控制氧離子的能量和劑量,能夠確定將來的二氧化硅層的深度和厚度。注入氧離子的硅片經(jīng)歷一個(gè)高溫退火過程,通常在1100°C到1300°C之間。在這個(gè)高溫下,注入的氧離子與硅反應(yīng),形成一個(gè)連續(xù)的二氧化硅層。這個(gè)絕緣層被埋在硅襯底下面,形成了一個(gè)SOI結(jié)構(gòu)。表面的硅層成為制造芯片的功能層,而下面的二氧化硅層作為絕緣體層,將功能層與硅襯底隔離。 SOI襯底用在哪些芯片中? 可用在 CMOS 器件,射頻器件,硅光子器件中。

SOI襯底各層的常見厚度?

a48fee72-6754-11ee-939d-92fbcf53809c.jpg

硅基板層厚度:100μm / 300μm / 400μm / 500μm / 625μm ~及以上。 SiO2厚度:100 nm 至 10μm。 有源硅層:≥20nm。

編輯:黃飛

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5424

    文章

    12055

    瀏覽量

    368393
  • 寄生電容
    +關(guān)注

    關(guān)注

    1

    文章

    299

    瀏覽量

    19792
  • SOI
    SOI
    +關(guān)注

    關(guān)注

    4

    文章

    78

    瀏覽量

    17997
  • 芯片制程
    +關(guān)注

    關(guān)注

    0

    文章

    55

    瀏覽量

    4978

原文標(biāo)題:什么是SOI襯底?

文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何借助高均勻性的 SOI 優(yōu)化襯底在 MEMS 中實(shí)現(xiàn)多種設(shè)計(jì)創(chuàng)新?

    氧化埋層,SOI 襯底能夠?yàn)閯?chuàng)新的 MEMS 器件設(shè)計(jì)提供更多可能。 ? 來源:Soitec ? 不斷增長(zhǎng)的 MEMS 市場(chǎng) MEMS 通常被定義為一種產(chǎn)品或工藝,可應(yīng)用于廣泛的市場(chǎng)。據(jù)市場(chǎng)分析專家
    的頭像 發(fā)表于 04-21 14:44 ?6004次閱讀
    如何借助高均勻性的 <b class='flag-5'>SOI</b> 優(yōu)化<b class='flag-5'>襯底</b>在 MEMS 中實(shí)現(xiàn)多種設(shè)計(jì)創(chuàng)新?

    X-FAB宣布升級(jí)其襯底耦合分析工具,將BCD-on-SOI工藝納入其中

    應(yīng)用范圍,讓用戶可以借助這一工具檢查不想要的襯底耦合效應(yīng)。作為全球首家為BCD-on-SOI工藝提供此類分析功能的代工廠,X-FAB將這一最初面向XH018和XP018 180nm?Bulk CMOS工藝
    的頭像 發(fā)表于 04-21 17:37 ?6388次閱讀
    X-FAB宣布升級(jí)其<b class='flag-5'>襯底</b>耦合分析工具,將BCD-on-<b class='flag-5'>SOI</b>工藝納入其中

    射頻前端底層技術(shù)的卓越性能,RF-SOI為5G賦能

    電子發(fā)燒友網(wǎng)報(bào)道(文/李寧遠(yuǎn))SOI,Silicon-On-Insulator,絕緣襯底上的硅,在硅晶體管之間,加入絕緣體物質(zhì),可使兩者之間的寄生電容比原來的少上一倍。SOI又分為RF-SOI
    的頭像 發(fā)表于 02-19 00:59 ?4193次閱讀

    SOI技術(shù)介紹

    20-35%;2) 具有更低的功耗。由于減少了寄生電容,降低了漏電,SOI 器件功耗可減小35-70%;3) 消除了閂鎖效應(yīng);4) 抑制了襯底的脈沖電流干擾,減少了軟錯(cuò)誤的發(fā)生;5) 與現(xiàn)有硅工藝兼容,可減少
    發(fā)表于 07-06 14:09

    常見幾種SOI襯底及隔離的介紹

    SOI(Silicon-On-Insulator,絕緣襯底上的硅)技術(shù)是在頂層硅和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導(dǎo)體薄膜,SOI材料具有了體硅所無(wú)法比擬的優(yōu)點(diǎn):可以
    發(fā)表于 01-12 10:47

    簡(jiǎn)述LED襯底技術(shù)

    并非那么容易。三是低成本優(yōu)勢(shì)不明顯,當(dāng)你增加一道工藝將硅襯底換成別的襯底時(shí),基本上使用硅襯底成本低好處就沒有了。而藍(lán)寶石做襯底不需要另?yè)Q基板
    發(fā)表于 03-15 10:20

    5G射頻前端 | RF MEMS與RF SOI 兩種工藝誰(shuí)才是主流?

    SOI可以實(shí)現(xiàn)器件堆疊(device stacking),從而同時(shí)提高了功率與能效比;再次,RF SOI工藝采用的襯底降低了寄生效應(yīng),這樣制造出來的射頻芯片品質(zhì)因數(shù)更高、損耗更低、噪聲系數(shù)更好,同時(shí)
    發(fā)表于 07-13 08:50

    RF MEMS與RF SOI 兩種工藝誰(shuí)才是主流?

    SOI可以實(shí)現(xiàn)器件堆疊(device stacking),從而同時(shí)提高了功率與能效比;再次,RF SOI工藝采用的襯底降低了寄生效應(yīng),這樣制造出來的射頻芯片品質(zhì)因數(shù)更高、損耗更低、噪聲系數(shù)更好,同時(shí)
    發(fā)表于 07-13 09:14

    基于FD-SOI的FPGA芯片有哪些技術(shù)優(yōu)勢(shì)及應(yīng)用?

    基于FD-SOI的FPGA芯片有哪些技術(shù)優(yōu)勢(shì)?基于FD-SOI的FPGA芯片有哪些主要應(yīng)用?
    發(fā)表于 06-26 07:14

    SOI工藝的廣泛應(yīng)用

    絕緣體上硅(SOI)硅片由頂層硅膜、埋氧層和硅襯底三部分組成。
    的頭像 發(fā)表于 09-13 11:12 ?3649次閱讀

    RF-SOI具有的優(yōu)點(diǎn)

    射頻 SOI (RF-SOI)是采用 SOI 工藝技術(shù)制作的射頻器件和集成電路。SOI是指在體硅材料中插人一層 SiO2絕緣層的耐底結(jié)構(gòu)。在SOI
    的頭像 發(fā)表于 09-27 09:09 ?4730次閱讀

    空腔-SOI襯底制造MEMS諧振器的工藝流程

    常規(guī)的絕緣層上硅 (Silicon on Insulator, SOI)是通過注氧隔離 (Separation by Implanted Oxygen, SIMOX)、智能切割 (Smart Cut) 等方法在體硅襯底中引入絕緣層,從而達(dá)到表層硅與
    的頭像 發(fā)表于 10-12 09:09 ?2781次閱讀

    絕緣體上硅(SOI)驅(qū)動(dòng)芯片技術(shù)優(yōu)勢(shì)及產(chǎn)品系列

    (silicon-on-insulator,簡(jiǎn)稱SOI),SOI指在硅的絕緣襯底上再形成一層薄的單晶硅,相對(duì)于傳統(tǒng)的導(dǎo)電型的硅襯底,它有三層結(jié)構(gòu),第一層是厚的硅
    的頭像 發(fā)表于 04-02 09:51 ?2048次閱讀
    絕緣體上硅(<b class='flag-5'>SOI</b>)驅(qū)動(dòng)芯片技術(shù)<b class='flag-5'>優(yōu)勢(shì)</b>及產(chǎn)品系列

    FD-SOI與PD-SOI他們的區(qū)別在哪?

    本文簡(jiǎn)單介紹了兩種常用的SOI晶圓——FD-SOI與PD-SOI。
    的頭像 發(fā)表于 03-17 10:10 ?3716次閱讀
    FD-<b class='flag-5'>SOI</b>與PD-<b class='flag-5'>SOI</b>他們的區(qū)別在哪?

    一文看懂SOI的重要性

    絕緣體上硅(SOI)技術(shù)的基本思想是通過將承載電子器件的晶片表面的薄層與用作機(jī)械支撐的塊晶片電絕緣來解決器件和襯底之間的寄生效應(yīng)。 ? 大多數(shù)微電子器件僅利用硅晶圓頂部前幾百納米用于電路傳輸。晶片
    的頭像 發(fā)表于 12-10 10:12 ?1661次閱讀
    一文看懂<b class='flag-5'>SOI</b>的重要性