2023年10月，為推進(jìn)全球半導(dǎo)體供應(yīng)鏈發(fā)展，促進(jìn)各生態(tài)位上高管的溝通與協(xié)作，中國(guó)國(guó)際半導(dǎo)體高管峰會(huì) (ISES) 在上海舉辦。為其兩天的盛會(huì)囊括了Chiplets, 異質(zhì)集成、先進(jìn)封裝、基材、半導(dǎo)體工藝流程、功率半導(dǎo)體以及半導(dǎo)體產(chǎn)業(yè)可續(xù)發(fā)展等諸多議題的演講。

作為Chiplet和互聯(lián)領(lǐng)域的代表性企業(yè)。奇異摩爾產(chǎn)品及解決方案副總裁兼聯(lián)合創(chuàng)始人?？|，受邀與現(xiàn)場(chǎng)行業(yè)領(lǐng)袖們分享了在當(dāng)前的大背景下計(jì)算范式演變的思考與創(chuàng)新實(shí)踐，演講主題為《Interconnection define the computing, Key tech of Computing Paradigm Evolution》。

ISES 是一個(gè)領(lǐng)先的半導(dǎo)體行業(yè)協(xié)會(huì)，由全球半導(dǎo)體生態(tài)系統(tǒng)的成員組成，成員涵蓋設(shè)備和材料制造商、OSAT、FAB、IDM、IC 設(shè)計(jì)企業(yè)、軟件，直至高性能計(jì)算、人工智能、汽車電子、5G/6G等應(yīng)用領(lǐng)域企業(yè)。ISES旨在通過對(duì)行業(yè)領(lǐng)袖和企業(yè)決策層的影響，推動(dòng)微電子供應(yīng)鏈的創(chuàng)新、商業(yè)與投資機(jī)會(huì)。ISES 峰會(huì)每年在美國(guó)、德國(guó)、意大利、臺(tái)灣、中國(guó)和新加坡等地舉辦。

在主題演講中，?？|探討了AIGC時(shí)代和大模型對(duì)今天算力的影響。隨著大型模型的發(fā)展，越來(lái)越多的任務(wù)需要超大規(guī)模計(jì)算集群來(lái)完成。隨著系統(tǒng)的復(fù)雜性不斷增強(qiáng)，行業(yè)對(duì)更高帶寬、更低延遲的片內(nèi)、片間、集群間互聯(lián)需求愈發(fā)迫切。

片內(nèi)方案：可通過chiplet設(shè)計(jì)及異構(gòu)計(jì)算架構(gòu)大幅提高不同功能芯粒間的互連帶寬，同時(shí)降低其延遲與功耗，從而提供更好的互連性能，使單芯片計(jì)算能力得到有效擴(kuò)展。典型案例即英偉達(dá) Grace Hopper 超級(jí)芯片，在一個(gè)封裝內(nèi)，通過NVLink連接Grace CPU和Hopper GPU，實(shí)現(xiàn)了數(shù)倍于板級(jí)異構(gòu)計(jì)算的性能提升。

片間視角：集群與集群間的互聯(lián)需要支持無(wú)損數(shù)據(jù)傳輸?shù)幕ヂ?lián)網(wǎng)絡(luò)，以及相關(guān)的加速算法、協(xié)議，以實(shí)現(xiàn)更大規(guī)模、更高速度和更高效率的數(shù)據(jù)傳輸。

要實(shí)現(xiàn)芯片和異構(gòu)計(jì)算，先進(jìn)封裝是一項(xiàng)非常重要的基礎(chǔ)技術(shù)?；?Chiplet 的異構(gòu)計(jì)算架構(gòu)需要數(shù)百 GB 甚至 TB 的片間傳輸帶寬，對(duì)先進(jìn)封裝提出了極高的要求。安靠封裝測(cè)試研發(fā)總監(jiān)李健民在演講中表示，Chiplet和芯片異構(gòu)集成已成為當(dāng)今芯片產(chǎn)品的強(qiáng)勁趨勢(shì)，可提供實(shí)現(xiàn)創(chuàng)新產(chǎn)品架構(gòu)的新方法，同時(shí)能在行業(yè)的未來(lái)保持最佳的性能/功耗/面積/成本 (PPAC) 比率。李健民強(qiáng)調(diào)，這些方法需要先進(jìn) IC 封裝能力提供支持，他還指出，OSAT 和晶圓廠正在積極響應(yīng)以實(shí)現(xiàn)這種集成。未來(lái)，安靠將強(qiáng)調(diào)從 2D Chiplet 模塊著手并按需使用 3D 執(zhí)行增強(qiáng)處理以增強(qiáng)性能和差異化的重要性。

此外，半導(dǎo)體溫度管理領(lǐng)域的領(lǐng)導(dǎo)企業(yè)，ERS electronic 的CEOLaurent Giai-Miniet先生也來(lái)到了現(xiàn)場(chǎng)，發(fā)表了題為“Pushing the Boundaries of Thermal Management to Address Challenges in Wafer Test and Advanced Packaging”的演講，并特別在本次演講中分享了公司在溫度晶圓針測(cè)和先進(jìn)封裝領(lǐng)域最新的產(chǎn)品技術(shù)。

得益于近些年先進(jìn)封裝的不斷進(jìn)步，先進(jìn)封裝的互聯(lián)密度已得到了大幅提升，同時(shí)，隨著對(duì)互連帶寬要求的進(jìn)一步提高，Chiplet 的封裝形式也從原來(lái)的基板轉(zhuǎn)向 2.5D，并逐步向 3D 演進(jìn)，從而讓AIGC背景下，數(shù)據(jù)中心等高性能計(jì)算的算力和互聯(lián)擴(kuò)展成為可能。

與此同時(shí)，計(jì)算任務(wù)的變化推動(dòng)了計(jì)算形式的演變。隨著 AIGC 和大型模型的發(fā)展，數(shù)據(jù)中心的核心任務(wù)已逐漸由以存儲(chǔ)和科學(xué)計(jì)算轉(zhuǎn)變?yōu)?a target="_blank">視頻流和人工智能訓(xùn)練、推理。傳統(tǒng)的分布式架構(gòu)難以滿足龐大的AI需求，進(jìn)而轉(zhuǎn)向超大規(guī)模分布式異構(gòu)計(jì)算集群。

在今天，建設(shè)超大規(guī)模異構(gòu)集群已成為各計(jì)算芯片巨頭的主攻方向。在超大規(guī)模異構(gòu)集群中，數(shù)據(jù)和計(jì)算分布在不同節(jié)點(diǎn)上，通過高效的異構(gòu)計(jì)算架構(gòu)，不同的任務(wù)可以有效地分配給不同的計(jì)算單元，從而實(shí)現(xiàn)更高的計(jì)算性能。

計(jì)算架構(gòu)的變化不僅發(fā)生在數(shù)據(jù)中心，也發(fā)生在邊緣端。隨著大模型在邊緣落地，高性能邊緣設(shè)備也將轉(zhuǎn)向域控制架構(gòu)、中央平臺(tái)架構(gòu)。在以自動(dòng)駕駛為例的中央平臺(tái)架構(gòu)中，每個(gè)域都需要一個(gè)中央處理單元，以集成如互聯(lián)、娛樂、ADAS 等更多的功能和更高的算力。在未來(lái)，中央域計(jì)算平臺(tái)可能需要集成數(shù)百甚至數(shù)千個(gè)功能單元，并提供數(shù)千 T 的計(jì)算能力，無(wú)疑Chiplet架構(gòu)的芯片，以及在中央計(jì)算平臺(tái)與每個(gè)域之間極為高效、低延遲、無(wú)損的數(shù)據(jù)互聯(lián)技術(shù)。

?？|表示，作為全球領(lǐng)先的高性能互聯(lián)產(chǎn)品和解決方案公司，奇異摩爾在高性能芯片的片內(nèi)、片間互聯(lián)領(lǐng)域有顯著的技術(shù)優(yōu)勢(shì)，公司基于Kiwi-Link統(tǒng)一互聯(lián)架構(gòu)，提供全鏈路互聯(lián)及網(wǎng)絡(luò)加速芯粒（Chiplet）產(chǎn)品及解決方案，助力高性能計(jì)算客戶更高效、更低成本搭建超大規(guī)模分布式智算平臺(tái)。

而AIGC和大模型的廣泛應(yīng)用，也為奇異摩爾所聚焦的互聯(lián)賽道創(chuàng)造了令人興奮的機(jī)遇，以加速數(shù)據(jù)中心、自動(dòng)駕駛、個(gè)人計(jì)算平臺(tái)等高性能計(jì)算應(yīng)用市場(chǎng)革命。對(duì)高性能計(jì)算而言，互聯(lián)既是制約發(fā)展的瓶頸，也是方案與出路。

審核編輯：彭菁