一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么是AXI outstanding

麥辣雞腿堡 ? 來源:TrustZone ? 作者:TrustZone ? 2023-10-31 16:24 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

什么是outstanding?

從字面理解,outstanding表示正在進(jìn)行中的,未完成的意思,形象地說就是“在路上”。

比如現(xiàn)在需要傳輸一段數(shù)據(jù),假設(shè)沒有outstanding,必須等到地址握手成功才能傳輸數(shù)據(jù),而每一次握手過程中都不能保證主從機(jī)此刻都準(zhǔn)備好,那這樣在數(shù)據(jù)傳輸過程中就難免會有氣泡,難以實現(xiàn)真正的全流水和滿性能。

所以從設(shè)計的角度,我們就有多發(fā)幾個地址的需求,比如我們可以發(fā)出去10個地址,盡管我們還沒給數(shù)據(jù),但是可以讓從機(jī)知道,我們接下來要向這些地址寫數(shù)據(jù),這樣就可以不用刻板地遵循,每次都要寫地址握手成功再寫數(shù)據(jù)。

所以在這個例子中,outstanding就是發(fā)出去的地址數(shù)量,未處理的地址可以先存放在AXI總線的緩存里,等完成一次傳輸事物之后,無需再握手傳輸?shù)刂罚纯闪⒓催M(jìn)行下一次的數(shù)據(jù)傳輸,所以outstanding本質(zhì)上是為了實現(xiàn)數(shù)據(jù)傳輸?shù)?a href="http://www.www27dydycom.cn/tags/pi/" target="_blank">pipeline。

簡單講,如果沒有outstanding,或者說outstanding能力為1,則總線Master的行為如下(AHB總線就沒有outstanding能力):

?1)讀操作:讀地址命令 -》 等待讀數(shù)據(jù)返回 -》 讀地址命令 -》 等待讀數(shù)據(jù)返回

?2)寫操作:寫地址命令-》寫數(shù)據(jù)-》等待寫響應(yīng)返回-》寫地址命令-》寫數(shù)據(jù)-》等待寫響應(yīng)返回

而如果outstanding能力為N》1的話,則:

?1)讀操作:可以連續(xù)發(fā)N個讀地址命令,這期間如果讀數(shù)據(jù)沒有返回,則需要等待讀數(shù)據(jù)返回,如果有讀數(shù)據(jù)返回,則返回了幾個,那么仍然可以接著發(fā)幾個。也就是說,“在路上”的讀命令(或者讀數(shù)據(jù))最多可以是N。多說一點,可以看出,如果數(shù)據(jù)返回得比較慢,那么IP需要等待,效率就會比較低,因此,為了提高效率,有必要提高outstanding能力,以彌補”路上“(總線)引入的延時。但是也不能無限制地發(fā),否則有可能會引起總線擁塞,把其他IP給堵住。

如何計算outstanding?

首先,對于AXI而言,outstanding能力分為讀outstanding能力和寫outstanding能力。

如何計算outstanding能力呢?

首先對一些概念進(jìn)行類比:

?burst傳輸?shù)拈L度為一列高鐵的節(jié)數(shù),8節(jié)高鐵對應(yīng)的burst length=8。

?一節(jié)高鐵載的乘客數(shù)就是AXI的數(shù)據(jù)位寬,常見的AXI的數(shù)據(jù)位寬有64bit,128bit等等。

?高鐵的速度就是AXI總線的時鐘頻率,好比AXI的頻率有的是200MHz,有的是300MHz。

?從高鐵站觸發(fā),到終點的線路長度就是AXI的總線延遲,即AXI的Master 到Slave的延遲拍數(shù)(Clock
Cycle)固定了,一節(jié)高鐵可以等效為AXI的一個Cycle。

類比之后,以一段高鐵線路為例,起點為A,終點為B,從A到B的高鐵線路如果要達(dá)到最高效率,需要在線路上排滿高鐵,首尾相接。那么需要多少列高鐵才能達(dá)到最大效率呢?

假設(shè)需要X列高鐵,(1列有N節(jié))

X=(高鐵線路總長度2)/(N節(jié)高鐵的長度),N節(jié)高鐵的長度=1節(jié)高鐵的長度N,

所以X可變換為((高鐵線路總長度/1節(jié)高鐵長度)*2)/N,其中(高鐵線路總長度/1節(jié)高鐵長度)為高鐵總節(jié)數(shù),因為一節(jié)高鐵對應(yīng)一個AXI的cycle,所以高鐵總節(jié)數(shù)對應(yīng)該線路的延遲Cycle總數(shù)。

X=線路延遲Cycle數(shù)目*2/N,

X即為AXI outstanding,其中線路延遲Cycle數(shù)目*2為Round Trip Latency(cycle)(往返總延遲),N為burst length。

(補充:最大傳輸帶寬=AXI Clock Frequency x AXI Data Width)

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7255

    瀏覽量

    91814
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    2959

    瀏覽量

    89728
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    136

    瀏覽量

    17243
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    AXI VIP設(shè)計示例 AXI接口傳輸分析

    賽靈思 AXI Verification IP (AXI VIP) 是支持用戶對 AXI4 和 AXI4-Lite 進(jìn)行仿真的 IP。它還可作為 A
    發(fā)表于 07-08 09:24 ?2131次閱讀

    AXI VIP當(dāng)作master時如何使用

    ??AXI接口雖然經(jīng)常使用,很多同學(xué)可能并不清楚Vivado里面也集成了AXI的Verification IP,可以當(dāng)做AXI的master、pass through和slave,本次內(nèi)容我們看下
    的頭像 發(fā)表于 07-27 09:19 ?1672次閱讀
    <b class='flag-5'>AXI</b> VIP當(dāng)作master時如何使用

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Na
    的頭像 發(fā)表于 03-17 10:31 ?1047次閱讀
    <b class='flag-5'>AXI</b>接口FIFO簡介

    NVMe IP之AXI4總線分析

    支持 不支持 不支持 AXI4-Full:主要用于高性能地址映射通信的需求,是面向地址映射的接口。由于讀寫地址通道是分離的,所以支持雙向同時傳輸,支持突發(fā)傳輸、Outstanding以及亂序傳輸?shù)饶J?/div>
    發(fā)表于 06-02 23:05

    RDMA簡介8之AXI 總線協(xié)議分析1

    的地址總線,實現(xiàn)高性能的數(shù)據(jù)地址映射;AXI4-Lite 則在 AXI4 的基礎(chǔ)上去掉了亂序傳輸、突發(fā)傳輸、Outstanding 等特性,主要用于簡單的單次地址映射通信。而 AXI4
    發(fā)表于 06-24 18:00

    ARM系列 -- AXI協(xié)議資料匯總(二)

    1、AXI協(xié)議用AxCACHE來控制事務(wù)屬性來看看事務(wù)屬性(Transaction Attributes),主要是對cache,buffer和memory controller的規(guī)定。按照協(xié)議,從機(jī)
    發(fā)表于 04-08 09:49

    Arm AMBA協(xié)議集中AHB與AXI相比訪問DDR效率帶寬會差很大

    Arm AMBA協(xié)議集中,AHB沒有outstanding, 只有burst。 與AXI 相比訪問DDR 效率,帶寬會差很大?
    發(fā)表于 09-14 11:44

    Arm中AHB與AXI相比訪問DDR效率帶寬會差很大

    Arm AMBA協(xié)議集中,AHB 沒有outstanding, 只有burst。與AXI 相比 訪問DDR 效率,帶寬會差很大?
    發(fā)表于 09-27 11:59

    如何使用Xilinx AXI VIP對自己的設(shè)計搭建仿真驗證環(huán)境的方法

    到。axi-vip和axi-stream-vip都有自帶的仿真例程,常用的功能在仿真例程中都有涉及。2.1設(shè)置VIP支持的Outstanding讀寫深度例如,設(shè)置slave vip的outst
    發(fā)表于 10-09 16:08

    AXI參考指南(英文資料)

    AXI Reference Guide (AXI).pdf
    發(fā)表于 12-23 16:41 ?55次下載

    何謂 AXI?關(guān)于AXI3/AXI4的相關(guān)基礎(chǔ)知識

    引言 近來,幾乎每個賽靈思 IP 都使用 AXI 接口。Zynq、Zynq MP、MicroBlaze 和全新的 Versal 處理器都無一例外使用 AXI 接口。因此,AXI 接口已成為幾乎所有
    的頭像 發(fā)表于 09-27 11:06 ?7193次閱讀
    何謂 <b class='flag-5'>AXI</b>?關(guān)于<b class='flag-5'>AXI</b>3/<b class='flag-5'>AXI</b>4的相關(guān)基礎(chǔ)知識

    AXI4 、 AXI4-Lite 、AXI4-Stream接口

    AXI4 是一種高性能memory-mapped總線,AXI4-Lite是一只簡單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數(shù)據(jù)流。從字面意思去理解
    的頭像 發(fā)表于 07-04 09:40 ?9683次閱讀

    AXI VIP當(dāng)作master時如何使用?

    ?AXI接口雖然經(jīng)常使用,很多同學(xué)可能并不清楚Vivado里面也集成了AXI的Verification IP,可以當(dāng)做AXI的master、pass through和slave,本次內(nèi)容我們看下
    的頭像 發(fā)表于 07-27 09:16 ?2419次閱讀
    <b class='flag-5'>AXI</b> VIP當(dāng)作master時如何使用?

    AXI傳輸數(shù)據(jù)的過程

    AXI4為例,有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有關(guān)IP核中,經(jīng)常見到AXI總線接口,AXI總線又分為三種: ?
    的頭像 發(fā)表于 10-31 15:37 ?1674次閱讀
    <b class='flag-5'>AXI</b>傳輸數(shù)據(jù)的過程

    RDMA簡介8之AXI分析

    傳輸接口,其支持亂序傳輸、突發(fā)傳輸?shù)葌鬏敺绞?,同時通過獨立的地址總線,實現(xiàn)高性能的數(shù)據(jù)地址映射; AXI4-Lite 則在 AXI4 的基礎(chǔ)上去掉了亂序傳輸、突發(fā)傳輸、Outstanding 等特性
    的頭像 發(fā)表于 06-24 23:22 ?139次閱讀
    RDMA簡介8之<b class='flag-5'>AXI</b>分析