這一篇，總結(jié)一下level shifter的晶體管級工作原理，就從最傳統(tǒng)的結(jié)構(gòu)講起，詳細(xì)分析這個level shifter是怎么實(shí)現(xiàn)電平轉(zhuǎn)換功能的。

首先，level shifter是電平轉(zhuǎn)換器，可以將高電壓域轉(zhuǎn)換到低電壓域，也可以將低電壓域轉(zhuǎn)換到高電壓域，有的level shifter可同時實(shí)現(xiàn)這兩個功能，有的則只能實(shí)現(xiàn)一種，具體看designer怎么設(shè)計，下面以低電壓域轉(zhuǎn)換到高電壓域轉(zhuǎn)換電路為例，詳細(xì)說明level shifter是怎么實(shí)現(xiàn)電平轉(zhuǎn)換的，高電壓域到低電壓域的轉(zhuǎn)換，也是同樣的道理，不同電路結(jié)構(gòu)可借鑒這個最傳統(tǒng)的level shiter結(jié)構(gòu)去分析，畢竟這個結(jié)構(gòu)在1984年就已被發(fā)明應(yīng)用。

首先說明一個知識點(diǎn)，MOS管進(jìn)入深線性區(qū)的條件：Vds<<2(Vgs-Vth),也就是說當(dāng)Vgs很大，Vds很小時，容易進(jìn)入深線性區(qū)。

這里稱低電壓為VDDL，高電壓為VDDH，level shifter就是實(shí)現(xiàn)如下圖所示的高低電壓之間的電平轉(zhuǎn)換，一般是用在數(shù)字電路中，有時序的信號之間。

比如說我這里有一個clk信號是1.6V的swing，但是另一個模塊需要用到3.3V的clk信號，那么這個時候就需要level shifter完成1.6V到3.3V的一個轉(zhuǎn)換。

紅色線就是電路中的IN1，黑色線就是想得到輸出OUT。

一般情況下，輸入IN1的swing就是0-VDDL，這里VDDL足以讓M1和M2開啟。

不用思考也知道，level shifter是很容易傳輸0電平的，當(dāng)輸入IN1是0V的時候，IN2是VDDL，M2開啟，M點(diǎn)被下拉到地即0V，此時M3開啟，N點(diǎn)被下拉到VDDH，M4關(guān)斷，經(jīng)過inverter輸出OUT=0, 0電平就這么shift完成了，這個電路的主要分析點(diǎn)在于，IN1從0轉(zhuǎn)到VDDL的過程，OUT輸出0-VDDH的過程。

我們就假設(shè)電路的初態(tài)是IN1=0，IN2=VDDL，M=0，N=VDDH，OUT=0。

此時這個狀態(tài)，M1關(guān)斷，M2開啟，M3在深線性區(qū)（無電流，Vds=0），M4關(guān)斷。接下來，IN1由0增加到VDDL，此時IN2由VDDL減小到0，M1開啟，M2關(guān)斷，M1開啟使得N點(diǎn)被下拉到地，即N點(diǎn)會由VDDH下降到0V，N點(diǎn)電壓減小，使得M3的Vds由0開始增大，M3很快由深線性區(qū)進(jìn)入線性區(qū)。

這一點(diǎn)不懂的看下圖，紅色圈圈是深線性區(qū)的區(qū)域，此時MOS管的Vds很小很小，管子的電流幾乎可以忽略，但是當(dāng)Vds稍微增大，管子就很快進(jìn)入線性區(qū)（藍(lán)色圈圈區(qū)域），瞬間有了電流，也就是說，深線性區(qū)只是一個很小的范圍。

M3進(jìn)入線性區(qū)有了電流，M1進(jìn)入飽和區(qū)有了電流。（M1由關(guān)斷到開啟，肯定是先進(jìn)入飽和區(qū)，因?yàn)檫@個臨界點(diǎn)時，M1的Vds=VDDH>Vgs-Vth1=VDDL-Vth1，肯定是飽和區(qū)）。

從圖中也可以得出，M1的飽和區(qū)電流肯定先是大于M3的線性區(qū)電流，使得N點(diǎn)持續(xù)由VDDH放電到地，這個過程不能使得M1電流小于M3電流，否則N點(diǎn)下拉失敗，OUT無法輸出高電平VDDH。

也就是說，這個過程中M1和M3競爭，M1要贏過M3，才會使得N點(diǎn)下拉成功，OUT輸出VDDH。同理，M2也要贏過M4。

那么，M1是如何和M3競爭的呢？

第一種情況：當(dāng)N點(diǎn)放電的時候，N點(diǎn)電壓由VDDH減小，即M1的Vds減小，M3的Vds增大，M1的電流減小，M3的電流增大，那么，兩者會有相等的時候嗎？肯定會有，當(dāng)兩者電流相等的時候，如果N點(diǎn)電壓足夠高，使得M4無法導(dǎo)通，那么M1和M3會一直保持這個電流，N點(diǎn)電壓保持，電路維持在這個狀態(tài)。這個狀態(tài)是我們不希望的。

第二種情況：當(dāng)M3電流增大，M1電流減小過程中，在二者電流相等之前，N點(diǎn)電壓就足以使得M4導(dǎo)通，M點(diǎn)被上拉到VDDH，M3關(guān)斷，上拉能力很快減弱到?jīng)]有，使得N點(diǎn)繼續(xù)放電到0，輸出OUT輸出高電平VDDH，這種情況是我們希望的。

正反饋在哪里呢，當(dāng)N點(diǎn)電壓減小到使得M4導(dǎo)通，那么M點(diǎn)電壓增大，促使M3關(guān)斷，下拉能力減小，使得N點(diǎn)繼續(xù)減小，這就是正反饋。

那么，如何才能保證是第二種狀態(tài)而不是第一種呢？只要nmos的下拉大于pmos的上拉就可以了。

臨界點(diǎn)的M1和M3的寬長比計算依據(jù)：當(dāng)M1和M3電流相等時，N點(diǎn)電壓恰好使得M4導(dǎo)通，即N點(diǎn)電壓為VDDH-|Vth4|。（M3和M4的Vth相等）

具體計算過程：M1的飽和區(qū)電流和M3的線性區(qū)電流相等，即以下公式，

由Id3=Id1，得到

此值一般大于1很多，一般也不會刻意去計算這個值，只需要nmos的W/L取很大，pmos取倒比管，就能滿足nmos的下拉大于pmos的上拉能力。