近來(lái)，生成式 AI 備受矚目、應(yīng)用廣泛，發(fā)展速度和影響力有目共睹。芯片和系統(tǒng)開發(fā)領(lǐng)域自然也不例外；在半導(dǎo)體行業(yè)，搭載生成式 AI 的 EDA 工具已經(jīng)展露崢嶸，提供許多前所未有的優(yōu)化功能，助力芯片和系統(tǒng)設(shè)計(jì)團(tuán)隊(duì)顯著改善功率、性能和面積 (PPA)、提高工程生產(chǎn)力、加速設(shè)計(jì)收斂進(jìn)程。

小組討論

在今年于美國(guó)硅谷舉辦的 CadenceLIVE Silicon Valley 2023 用戶大會(huì)上， AI 和大數(shù)據(jù)的主題討論廣受關(guān)注。其中，生成式 AI 小組討論最為精彩，令人耳目一新。此次小組討論由 TECHnalysis Research 的 Bob O’Donnell 主持，討論成員包括：

Arm 公司的 Rob Christy

加州大學(xué)伯克利分校的 Prabal Dutta

Cadence 公司的 Paul Cunningham

Cisco 公司的 Chris Rowen

Meta 公司 Igor Markov

本系列文章將分為四個(gè)部分深入講解此次小組討論。本文為第一部分，關(guān)注芯片設(shè)計(jì)方面，探討生成式 AI 集成到EDA 工具中的巨大影響，及其對(duì)芯片設(shè)計(jì)格局的塑造。本文圍繞的問(wèn)題是：向 EDA 工具中添加生成式 AI 功能是否將改變芯片設(shè)計(jì)的方式，具體將有哪些影響？

以下為小組各方代表的回答總結(jié)。

1. 在增強(qiáng)設(shè)計(jì)中，生成式 AI 潛力巨大

Arm 公司

答案是肯定的。我們的團(tuán)隊(duì)正在傳統(tǒng)布局布線領(lǐng)域使用生成式 AI，嘗試增強(qiáng)設(shè)計(jì)，并打算集成到設(shè)計(jì)技術(shù)和協(xié)同優(yōu)化策略中。

在增強(qiáng)設(shè)計(jì)中，生成式 AI 潛力巨大。目前，我們?cè)趥鹘y(tǒng)布局布線領(lǐng)域使用生成式 AI 來(lái)增強(qiáng)現(xiàn)有的設(shè)計(jì)，還沒有研究這項(xiàng)技術(shù)在設(shè)計(jì)探索方面的應(yīng)用。我們打算建立一個(gè)基線，找出工程師可能忽略的領(lǐng)域。

當(dāng)然，在設(shè)計(jì)的初始階段，工程師的投入必不可少。未來(lái)，我們計(jì)劃把AI融入到協(xié)同優(yōu)化設(shè)計(jì)技術(shù)策略中，尤其是針對(duì)手動(dòng)操作受限的情況。

2. 在前端進(jìn)行更多創(chuàng)造性探索

加州大學(xué)伯克利分校

由于下游流程極為耗時(shí)，目前對(duì)設(shè)計(jì)、空間探索和架構(gòu)探索的關(guān)注較少。如果可以借助工具來(lái)加速下游任務(wù)，我們將能在前端進(jìn)行更具有創(chuàng)造性的探索。嵌入式綜合問(wèn)題是一大固有挑戰(zhàn)，這需要推理和表征(representations) 不僅涵蓋 RTO (Requirements to Objective，目標(biāo)要求)，還能夠涵蓋時(shí)序、收斂、功率和線路延遲。

對(duì)這些表征進(jìn)行編碼，有助于加快前端系統(tǒng)設(shè)計(jì)，為系統(tǒng)設(shè)計(jì)人員節(jié)省大量時(shí)間，從而不必耗時(shí)查找元件目錄，確定如何重用之前的設(shè)計(jì)。我們實(shí)現(xiàn)了設(shè)計(jì)、空間探索和綜合流程的自動(dòng)化，同時(shí)允許進(jìn)行交互式調(diào)整。這一領(lǐng)域正在取得重大進(jìn)展，創(chuàng)造了很多有趣的可能。

3. AI 讓我們重新定義 EDA

Cadence 公司

答案并不絕對(duì)。AI 無(wú)法取代設(shè)計(jì)流程的基本要素，如布局布線、邏輯仿真和空間仿真。但 AI 將有助于減少這些基本流程中的手動(dòng)操作。畢竟，這些基本流程需要耗費(fèi)大量的人力，無(wú)論是調(diào)試還是精細(xì)調(diào)整。

AI 讓我們重新定義 EDA。Cadence 的目標(biāo)是讓軟件更好地成為設(shè)計(jì)人員和工程師的左膀右臂，數(shù)量級(jí)地提升生產(chǎn)力和效率。經(jīng)過(guò)多年的發(fā)展，在交互、構(gòu)建和芯片驗(yàn)證方面，半導(dǎo)體行業(yè)將迎來(lái)深刻的變革。毫無(wú)疑問(wèn)，整個(gè)流程都將發(fā)生重大變化。

Cadence 已推出新一代 AI 驅(qū)動(dòng)的 OrCAD X 平臺(tái)，支持 Cadence OnCloud，助力 PCB 設(shè)計(jì)提速 5 倍！

4. 生成式 AI 的影響與其概率性相關(guān)

Cisco 公司

因其概率性，生成式 AI 的影響將是深遠(yuǎn)巨大的，但未必均衡。設(shè)計(jì)空間探索和驗(yàn)證套件方面預(yù)計(jì)將出現(xiàn)新的類別，涉及對(duì)設(shè)計(jì)過(guò)程進(jìn)行抽象和概括。

但是，設(shè)計(jì)規(guī)則檢查、連通性檢查或邏輯評(píng)估都追求明確的答案，這與其背道而馳。這種算法將在注重概率 (Probability) 的領(lǐng)域更有優(yōu)勢(shì)，更快投入使用。相反，在概率不受歡迎的領(lǐng)域，優(yōu)勢(shì)并不顯著。

5. 目前生成式 AI 存在兩大局限之處

Meta 公司

整體上我們持中立態(tài)度。首先，目前針對(duì)文本和圖像的生成式 AI 技術(shù)并不完全可靠，需要進(jìn)一步驗(yàn)證。當(dāng)前技術(shù)仍有局限，如 ChatGPT 需要通過(guò)維度浮點(diǎn)表示數(shù)字，并通過(guò)層層發(fā)送來(lái)進(jìn)行算術(shù)計(jì)算。嚴(yán)重依賴浮點(diǎn)運(yùn)算的布局布線應(yīng)用在未來(lái)幾年可能會(huì)面臨瓶頸。

第二個(gè)問(wèn)題是，這些模型缺乏工作內(nèi)存，輸入/輸出緩沖區(qū)較小，大約只有 64 KB，每次發(fā)送輸入時(shí)都會(huì)被刷新。如此一來(lái)，模型學(xué)習(xí)和掌握技能的機(jī)會(huì)寥寥無(wú)幾，從而難以與優(yōu)化工具并駕齊驅(qū)。不過(guò)，這些模型擅長(zhǎng)更高層次的抽象，并精于語(yǔ)言處理。

第一個(gè)問(wèn)題的討論就此結(jié)束。在第二個(gè)問(wèn)題之前，TECHnalysis Research 分享了一個(gè)想法：

“如果ChatGPT 在某處產(chǎn)生了 ‘幻覺（Hallucination）’，也許再人工檢查一遍，就可以萬(wàn)事大吉。但若 ChatGPT 對(duì)一個(gè)電路的組成要素產(chǎn)生了幻覺，問(wèn)題就大了?！?/strong>