一、IC 前端設(shè)計(jì)流程（RTL to Gate-Netlist）

1、 芯片架構(gòu) ：考慮芯片定義。

2、 RTL 設(shè)計(jì) ：芯片功能設(shè)計(jì)。硬件描述語(yǔ)言如 Verilog、VHDL、SystemVerilog。

3、 功能仿真 ：驗(yàn)證芯片功能設(shè)計(jì)的正確性。EDA 工具如 Synopsys 的 VCS、Cadence 的 NC-Verilog、Mentor 的 ModelSim。

4、 邏輯綜合 ：將 RTL 轉(zhuǎn)換成門(mén)級(jí)網(wǎng)表 Gate Netlist；邏輯綜合要指定基于的庫(kù)、工藝，設(shè)定約束條件。綜合之前的仿真為前仿真，綜合之后的仿真為后仿真，所以這里還需要一個(gè)后仿真。EDA 工具如 Synopsys 的 Design Compiler、Cadence 的 Genus。

5、 靜態(tài)時(shí)序分析（STA） ：檢查建立時(shí)間（Setup）和保持時(shí)間（Hold）是否違例（Violation）。EDA 工具如 Synopsys 的 PrimeTime。

6、 形式驗(yàn)證 ：在功能上，對(duì)綜合后的網(wǎng)表進(jìn)行驗(yàn)證。通過(guò)等價(jià)性檢查（Equivalence Check）方法，以功能驗(yàn)證后的 HDL 設(shè)計(jì)為參考，對(duì)照綜合后的網(wǎng)表功能，檢查是否在功能上存在等價(jià)性，從而保證在邏輯綜合過(guò)程中沒(méi)有改變?cè)?HDL 描述的電路功能。EDA 工具如 Synopsys 的 Formality、Cadence 的 Conformal。

二、IC 后端設(shè)計(jì)流程（Gate-Netlist to GDSII）

作為 IC 設(shè)計(jì)的后端納米工藝 VLSI 物理設(shè)計(jì)與實(shí)現(xiàn)流程詳解文檔，包括了 Cadence Genus 綜合技術(shù)，物理設(shè)計(jì)與實(shí)現(xiàn)流程，RTL - to - GDSII 流程，讓你了解庫(kù)文件（網(wǎng)表庫(kù)、時(shí)序庫(kù)、物理庫(kù)）、RTL 文件、時(shí)序約束文件、綜合、平面布局規(guī)劃（芯片大小、IO、電源規(guī)劃、宏單元、布線(xiàn)光暈、擺放塊等等）、擺放、布線(xiàn)（實(shí)驗(yàn)布線(xiàn)、特殊布線(xiàn)、真實(shí)布線(xiàn)）、時(shí)鐘樹(shù)綜合（預(yù)時(shí)鐘樹(shù)和后時(shí)鐘樹(shù)綜合）、時(shí)序分析、時(shí)序修正、電源分析、信號(hào)完整性分析、金屬填充、物理驗(yàn)證、代工廠 Tapeout 等等。

0、 綜合 Synthesis ：將硬件描述語(yǔ)言轉(zhuǎn)化成門(mén)級(jí)網(wǎng)表，即 RTL - to - Netlist。（這里隸屬于前端，所以，以 0 表示）EDA 工具為 Cadence 的 Genus，輸入文件為 .V + .LIB + .SDC（RTL 設(shè)計(jì)文件、工藝庫(kù)文件、時(shí)序約束文件）。

1、 設(shè)計(jì)輸入 Design Import ：輸入文件為網(wǎng)表庫(kù)（.V）+ 時(shí)序庫(kù)（.LIB）+ 物理庫(kù)（.LEF）+ 時(shí)序約束文件（.SDC）+ IO 文件（.IO）+ 可選文件如規(guī)劃布局文件（.FP）、工藝文件（.QRC）、版圖文件（.GDS）、時(shí)鐘樹(shù)規(guī)范文件（.SPEC）、掃描鏈信息等等。

2、 平面布局規(guī)劃 Floorplan ：包括芯片大?。―ie Size）的規(guī)劃、I/O Pad 規(guī)劃、宏單元（Macro）以及大量硬核或模塊（Hard Cores、Hard Blocks）的規(guī)劃等等，是對(duì)芯片內(nèi)部結(jié)構(gòu)的完整規(guī)劃和設(shè)計(jì)。其中，電源規(guī)劃是給整個(gè)芯片的供電設(shè)計(jì)規(guī)劃出一個(gè)均勻的網(wǎng)絡(luò)。Power Ring（電源環(huán)）指為了均勻供電，包圍在芯片周?chē)?a target="_blank">環(huán)形供電金屬，實(shí)現(xiàn)穩(wěn)定供壓的作用；Power Strips（電源條）指芯片內(nèi)部縱橫交錯(cuò)的 Power Grids（電源網(wǎng)格），主要是防止 IR Drop（電壓降），也就是電路中有過(guò)高的壓降會(huì)導(dǎo)致器件運(yùn)行速度很慢；

3、 掃描鏈定義 Scan Chain ：掃描鏈（Scan chain）是可測(cè)試性設(shè)計(jì)（DFT）的一種實(shí)現(xiàn)技術(shù)；它通過(guò)植入移位寄存器（Shift Register），使得測(cè)試人員可以從外部控制和觀測(cè)電路內(nèi)部觸發(fā)器的信號(hào)值，從而使得設(shè)計(jì)具有可控性和可觀察性。

4、 擺放 Placement ：平面布局規(guī)劃后，宏單元、I/O Pad 的位置和放置標(biāo)準(zhǔn)單元的區(qū)域都已確定，Placement 是將設(shè)計(jì)中的所有標(biāo)準(zhǔn)單元和塊擺放到 Floorplan 的設(shè)計(jì)中；

5、 時(shí)鐘樹(shù)綜合 Clock Tree Synthesis ：通過(guò)插入緩沖器 Buffer 減小負(fù)載和平衡延時(shí)（主要是針對(duì)時(shí)鐘偏差，能夠消除 Clock Skew），時(shí)鐘網(wǎng)絡(luò)及其上一級(jí)一級(jí)的緩沖單元構(gòu)成了時(shí)鐘樹(shù)；

6、 靜態(tài)時(shí)序分析 STA Static Timing Analysis ：時(shí)鐘樹(shù)插入之后，每一個(gè)單元的位置都確定下來(lái)了，工具可以提出 Global Route 形式的連線(xiàn)寄生參數(shù)，此時(shí)對(duì)延時(shí)參數(shù)的提取就比較準(zhǔn)確了；然后通過(guò) EDA 工具指定提取模式如 RC 提取模式、指定延時(shí)計(jì)算模式等等來(lái)進(jìn)行建立時(shí)間與保持時(shí)間分析；如果發(fā)生時(shí)序違例，那么則返回上一層設(shè)計(jì)，通過(guò)修改設(shè)計(jì)等等使其滿(mǎn)足時(shí)序要求，從而達(dá)到時(shí)序收斂。通常，時(shí)序違例在不同的階段有著不同的數(shù)目，如下所示：

時(shí)序違例在不同的階段的不同數(shù)目

7、 布線(xiàn) Routing ：指的是在滿(mǎn)足工藝規(guī)則和布線(xiàn)層數(shù)限制、線(xiàn)寬、線(xiàn)間距限制和各線(xiàn)網(wǎng)可靠絕緣的電性能約束的條件下，根據(jù)電路的連接關(guān)系將各單元和 IO Pad 用互連線(xiàn) Interconnect 連接起來(lái)；通俗地講，就是將 Placement 擺放后的模塊連接起來(lái)。Trial Route，實(shí)驗(yàn)布線(xiàn)，是一種快速的全局布線(xiàn)。Special Route，特殊布線(xiàn)，簡(jiǎn)稱(chēng) SRoute，連接 Power Structure 的 Router。NanoRoute，真實(shí)布線(xiàn)，是一種 Smart Routing，大致分為 Global Route（全局走線(xiàn)）和 Detail Route（詳細(xì)走線(xiàn)）。PR 的 EDA 工具如 Synopsys 的 IC Compiler、Cadence 的 SoC Encounter 和 Innovus。

8、 信號(hào)完整性 SI Signal Integrity ：指的是分析信號(hào)在傳輸路徑上的質(zhì)量。信號(hào)完整性主要表現(xiàn)在延遲、反射、串?dāng)_、時(shí)序、振蕩等幾個(gè)方面。

9、 金屬填充 Metal Fill ：指的是在設(shè)計(jì)中添加金屬線(xiàn)形狀以滿(mǎn)足 Foundary 廠金屬密度規(guī)則的過(guò)程，如 Dummy Metal。另外，還有 Filler 的插入，如 Pad Filler 和 Cell Filler；Filler 指的是標(biāo)準(zhǔn)單元庫(kù)和 I/O Pad 庫(kù)中定義的與邏輯無(wú)關(guān)的填充物，用來(lái)填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間、I/O Pad 和 I/O Pad 之間的間隙。

10、 物理驗(yàn)證 Physical Verification ：主要有連線(xiàn) Connectivity、金屬密度 Metal Density、幾何形狀 Geometry、過(guò)程天線(xiàn) Process Antenna 等一些驗(yàn)證要素。DRC（Design Rules Check）是對(duì)芯片版圖中的各層物理圖形進(jìn)行設(shè)計(jì)規(guī)則檢查；LVS（Layout VS Schematic）是為了檢查版圖文件功能與原有電路設(shè)計(jì)功能的一致性，從而將版圖與網(wǎng)表進(jìn)行比較。

11、 流片 Signoff ：指的是成功完成 IC 設(shè)計(jì)的所有檢查和驗(yàn)證的一個(gè)標(biāo)志。