日本佳能一直在投資納米壓?。∟ano-imprint Lithography，NIL）這種新的芯片制造技術(shù)，并宣布推出“FPA-1200NZ2C”納米壓印半導(dǎo)體制造設(shè)備集群。計(jì)劃將新型芯片制造設(shè)備的價格定為阿斯麥極紫外***的十分之一左右，從而在***領(lǐng)域取得進(jìn)展。

佳能首席執(zhí)行官御手洗富士夫（Fujio Mitarai）表示，基于NIL的新型芯片制造設(shè)備售價將比阿斯麥（ASML）的極紫外光刻（EUV）設(shè)備少一位數(shù)，雖然最終的定價目前還沒有敲定，但是可以預(yù)見將為小型芯片制造商生產(chǎn)先進(jìn)芯片開辟出一條新的道路。

御手洗富士夫說到：“我不認(rèn)為納米壓印技術(shù)會取代EUV，但我相信這將創(chuàng)造新的機(jī)會和需求，而且我們已經(jīng)收到了很多客戶的咨詢?！?/p>

據(jù)DIGITIMES此前消息，SK海力士2023年引進(jìn)佳能納米壓印設(shè)備，正在進(jìn)行測試與研發(fā)，目標(biāo)在2025年左右將該設(shè)備用于3D NAND量產(chǎn)。有業(yè)內(nèi)人士表示：“與EUV相比，納米壓印技術(shù)形成圖案的自由度較低，因此預(yù)計(jì)將優(yōu)先用于生產(chǎn)維持一定圖案的NAND型閃存?！盨K海力士開始采購設(shè)備也是因?yàn)檫@個原因。

納米壓印技術(shù)是EUV技術(shù)的低成本替代品，可?更小的功率形成精細(xì)圖案，相比傳統(tǒng)的EUV投影曝光設(shè)備在形成圖案時對應(yīng)的功耗可降低至1/10。據(jù)此前消息，ASML的新旗艦***價值約4億美元，其功耗則可能飆升至兩百萬瓦，比當(dāng)前***的額定耗電量還要高出一倍。在擁有全球最多***的臺積電，80臺功耗一百萬瓦的***已讓臺積電能源消耗占到全臺灣地區(qū)的12.5%。

01

什么是納米壓印技術(shù)

納米壓印是一種微納加工技術(shù)，它采用傳統(tǒng)機(jī)械模具微復(fù)型原理，能夠代替?zhèn)鹘y(tǒng)且復(fù)雜的光學(xué)光刻技術(shù)。簡單而言，像蓋章一樣造芯片，把柵極長度只有幾納米的電路刻在印章上，再將印章蓋在橡皮泥上，得到與印章相反的圖案，經(jīng)過脫模就能夠得到一顆芯片，這里的橡皮泥是指納米壓印膠，印章即模板。

要理解納米壓印技術(shù)，可以先跟光刻技術(shù)做對比。目前芯片制造最主要的方式是光學(xué)投影式光刻，類似于膠片相機(jī)洗印照片時，將膠片上的的圖像印在相紙上，只不過在光刻過程中，“膠片”變成了掩膜版，“相紙”變成了涂抹了光刻膠（PR）的硅片。

刻有電路圖案的掩膜版，經(jīng)過***特定波長的光學(xué)系統(tǒng)投影后被縮小，再“曝光”到硅片上，光刻膠會發(fā)生性質(zhì)變化，從而將掩膜版上的圖案精確的復(fù)制到硅片上。最后一步就是“顯影”，也就是在硅晶圓上噴灑顯影液，把多余的光刻膠洗掉，再用刻蝕機(jī)把沒有光刻膠覆蓋的刻蝕掉。

總的來說，光刻的就是利用光線將電路圖案“印刷”到晶圓上，是芯片制造過程中最重要、最復(fù)雜也最昂貴的工藝步驟，其成本占總生產(chǎn)成本的30%以上。以ASML頂級的EUV***為例，它需要功率極高又穩(wěn)定的光源，這就對成像反射鏡頭的制作工藝和機(jī)械精度提出了極高要求，所以價格昂貴。

而納米壓印技術(shù)，就是要拋棄***里面復(fù)雜、昂貴的光學(xué)系統(tǒng)，直接把帶有電路設(shè)計(jì)圖的膜版壓到硅片上：首先將電路設(shè)計(jì)圖或其他圖形通過高溫加熱或者紫外光線輻射的方式轉(zhuǎn)移到某一類材質(zhì)的膜版上；然后再將圖案刻印到涂抹了壓印膠的硅片或其他所需材料上，壓印膠的作用類似于光刻膠但成分各有不同；最后再進(jìn)行刻蝕即可得到成品。

佳能的納米壓印設(shè)備用自家的噴墨技術(shù)將適量的抗蝕劑添加到合適的位置，最后將掩模印在涂有抗蝕劑的晶圓上進(jìn)?精準(zhǔn)曝光。單?壓印即可形成復(fù)雜的2D或3D電路圖。官方稱該設(shè)備結(jié)構(gòu)簡單，由于不需要EUV的大規(guī)模特殊波長光學(xué)系統(tǒng)和真空腔，所以基于NIL技術(shù)的設(shè)備得以大幅縮小體積。

在半導(dǎo)體制造領(lǐng)域，納米壓印技術(shù)展現(xiàn)出了對傳統(tǒng)光刻技術(shù)的重大挑戰(zhàn)，以其獨(dú)特的低成本和高精度特點(diǎn)，吸引了行業(yè)內(nèi)外的廣泛關(guān)注。納米壓印技術(shù)的優(yōu)點(diǎn)之一是其低成本，由于它省去了昂貴的光學(xué)光刻和化學(xué)物質(zhì)的使用，因此可以大大降低制造成本。此外，通過使用模板壓印的方式，可以同時處理多個芯片，實(shí)現(xiàn)大規(guī)模生產(chǎn)。而且，由于該技術(shù)主要使用的是電子衍射，克服了傳統(tǒng)光科技的分辨率問題，因此能比傳統(tǒng)光刻技術(shù)達(dá)到更大分辨率。

納米壓印替代的是光刻環(huán)節(jié)，只有光刻的步驟被納米壓抑技術(shù)代替，其他的刻蝕、離子注入、薄膜沉積這些標(biāo)準(zhǔn)的芯片制造工藝是完全兼容的，能很好的接入現(xiàn)有產(chǎn)業(yè)，不用推翻重來。未來當(dāng)光學(xué)光刻真正達(dá)到極限難以向前時，納米壓印技術(shù)或?qū)⑹且粭l值得期待的路線，而那時，芯片制造或許也會迎來全新的范式，一切都會被顛覆。

02

納米壓印并非沒有挑戰(zhàn)

納米壓印的核心是一個簡單的概念，以其直接壓印方法繞過了其中一些障礙，但是其執(zhí)行在技術(shù)上可能具有挑戰(zhàn)性。

最大的缺點(diǎn)莫過于膜版的制作。在傳統(tǒng)***中，光掩膜板不和硅片直接接觸，又是用光學(xué)投影倍縮到硅片上，因此光掩膜版可以按照4:1的比例做成比較大的膜版。而納米壓印是“蓋章”，必須要做到1:1精確的膜版，這種高質(zhì)量的壓印膜版跟造芯片難度一樣，同樣需要復(fù)雜的制備工藝，因此也有業(yè)內(nèi)人士稱其為“套娃”，是一種不必要的浪費(fèi)。

另一個缺點(diǎn)是大規(guī)模生產(chǎn)中的時間成本問題。雖然和EUV比起來不算貴，但是從芯片產(chǎn)出的良率和每小時產(chǎn)量來看，納米壓印可能會更“貴”。根據(jù)佳能員工對上一代納米壓印設(shè)備集群的論文數(shù)據(jù)顯示，每小時納米壓印可以處理90張硅片（90WPH），而ASML的1980Di***一小時的產(chǎn)量已經(jīng)達(dá)到275以上。

納米壓印每一次壓印都需要經(jīng)過噴涂滴狀壓印膠、定位、壓模、光照固化再脫模，每一步都需要防止空氣進(jìn)入，還要確保壓印瞬間對芯片局部加熱，使納米級形變過程中能嚴(yán)絲合縫地貼合掩膜版，這一過程中其實(shí)在實(shí)際操作中更為繁瑣。

產(chǎn)能短板之外，納米壓印的良率也值得關(guān)注。任何物理接觸施壓都會造成產(chǎn)品和模板的變形，因?yàn)楹茈y保證不同區(qū)域壓印膠的填充和溢出率，而且膜版磨損得很快，就需要頻繁更換，成本不見得低，所以圖形復(fù)雜的一般性集成電路不適合這一技術(shù)。

佳能機(jī)器更像是為小型芯片生產(chǎn)商提供的選擇，同時也能讓臺積電和三星電子等大型代工商更容易生產(chǎn)小批量芯片，從而節(jié)約成本。

03

佳能“彎道超車”？

納米壓印最早出現(xiàn)于1996年，佳能此前一直專注于制造普通芯片，2014年開始大力投資納米印記技術(shù)，以1.5億美金收購了主攻納米壓印技術(shù)的分子壓模公司（Molecular Imprints Inc.）；從2017年開始，佳能就與鎧俠（Kioxia）以及半導(dǎo)體零組件制造商大日本印刷株式會社（DNP）合作，研發(fā)基于納米壓印的量產(chǎn)技術(shù)。

佳能尤其關(guān)注納米壓印在存儲和邏輯芯片的制造應(yīng)用，這也跟自己在***領(lǐng)域被壓著打的現(xiàn)狀有關(guān)。全球前道設(shè)備***市場已基本被ASML、尼康、佳能所壟斷，去年三家***出貨量達(dá)551臺，市場規(guī)模達(dá)189億美元，但這其中有345臺是來自ASML，占據(jù)了82%以上的市場。

獨(dú)占鰲頭的ASML也是唯一有頂級EUV***的供應(yīng)商，其在EUV上的成功，也徹底斷絕了尼康、佳能一切沖擊高端的企圖。導(dǎo)致佳能只能選擇主要做i-line、KrF兩類***，想要改變這一格局，佳能只能押注了另一條并行的賽道。

之前鎧俠等一些日本半導(dǎo)體廠商曾嘗試使用該技術(shù)來替換EUV，但因?yàn)閮?nèi)部顆粒污染、良率過低等問題沒能實(shí)現(xiàn)商業(yè)化，看來佳能可能解決了這些問題。而這次佳能發(fā)布的“FPA-1200NZ2C”設(shè)備的環(huán)境控制新技術(shù)可抑制內(nèi)部細(xì)顆粒的產(chǎn)生和污染，實(shí)現(xiàn)多層半導(dǎo)體制造所需的高精度對準(zhǔn)，并減少由顆粒引起的缺陷，從而可以形成微小且復(fù)雜的電路。

佳能稱該設(shè)備可實(shí)現(xiàn)最小線寬14nm的圖案化，相當(dāng)于生產(chǎn)目前最先進(jìn)的邏輯半導(dǎo)體所需的5nm節(jié)點(diǎn)。此外，隨著掩模技術(shù)的進(jìn)一步改進(jìn)，有望實(shí)現(xiàn)最小線寬為10nm的電路圖案，相當(dāng)于2nm節(jié)點(diǎn)。

據(jù)悉，佳能正在建設(shè)自己的第一家納米壓印設(shè)備工廠，預(yù)計(jì)將在2025年上線。而值得一提的是，臺積電和三星代工都計(jì)劃將于2025年開始量產(chǎn)自己2nm工藝芯片，對于NIL設(shè)備究竟是否能威脅到ASML EUV的市場，我們將拭目以待。

在半導(dǎo)體制造的高科技世界中，在納米尺度上創(chuàng)建復(fù)雜圖案的能力至關(guān)重要。隨著對更小、更快、更高效的電子設(shè)備的需求不斷增長，對先進(jìn)光刻技術(shù)的需求也在增加。但是想成為主流光刻技術(shù)的替代路線，不是高投入就能“彎道超車”，還需要上游原料技術(shù)迭代、下游應(yīng)用端等共同合作、打磨，最終才能有可靠而成熟的納米壓印產(chǎn)業(yè)。就像***從造出來的那刻起，才算是來到真正的起點(diǎn)。

在半導(dǎo)體制造領(lǐng)域，光刻技術(shù)一直是最核心、最關(guān)鍵的技術(shù)之一。近年來，隨著科技的飛速發(fā)展，芯片的制程技術(shù)節(jié)節(jié)攀升，對光刻技術(shù)的要求也越來越高。

佳能納米壓印光刻技術(shù)的出現(xiàn)，無疑給半導(dǎo)體制造行業(yè)帶來了新的希望。長期以來，ASML EUV***在光刻技術(shù)領(lǐng)域一直處于壟斷地位，而佳能納米壓印光刻技術(shù)的出現(xiàn)，有望打破這一局面，使芯片制造更加多元化，從而推動整個行業(yè)的發(fā)展。