引言：DC-DC的并聯(lián)問題一般使用不是很多，在電流不夠的情況下，并聯(lián)輸出是一個(gè)不錯(cuò)的解決方案，多電感并聯(lián)使用尤其方便，鎖相可以減少紋波，不鎖相也不會有什么問題，本節(jié)分析一個(gè)單電感并聯(lián)使用的故障案例，供大家一起學(xué)習(xí)。

1. 問題背景

在使用MPS的一款電源芯片時(shí)，原理圖如圖2-1所示，成品PCBA到后初步測試整板連接性完好，上電后，電源端顯示功耗很大，表明有短路狀況發(fā)生，此時(shí)電源芯片本體還發(fā)出滋滋滋極強(qiáng)的電流音。

1#：電源芯片本體發(fā)出比較大的電流音。

2#：空板PCBA(無軟件)功耗極大。

3#：測量一級DC-DC(12V-5V)，輸入正常，輸出為3.8V，不正常。

圖2-1：原理圖

2. 排查過程

PMIC測量

上電情況下測量PMIC的幾路輸出，輸出均不正常，偏離設(shè)定值非常大。

電源鏈路排查

圖2-2：電源鏈路

整個(gè)電源鏈路為12V--->5V--->PMIC--->load，從輸入到負(fù)載逐級斷開定位問題區(qū)域，斷開5V和PMIC，測量5V正常，說明12V轉(zhuǎn)5V沒有問題，斷開load，故障沒有消失，說明問題在PMIC這個(gè)環(huán)節(jié)。

為進(jìn)一步確定問題是PMIC，將所有負(fù)載均使用外置數(shù)字電源，不再使用板級PDN，此時(shí)主板芯片工作正常，連接串口如 圖2-3 ，可以正常收取信號。

圖2-3：主芯片工作正常可以讀取到串口信號

芯片移植

為了確認(rèn)芯片的配置是否存在問題，將板上的PMIC拆下來移植到電源demo板上(demo板沒有負(fù)載，各個(gè)通道均獨(dú)立)，實(shí)際驗(yàn)證此時(shí)PMIC各個(gè)通道輸出均正常。

3. 排查結(jié)論

比較區(qū)別就是demo板上四個(gè)buck不是并聯(lián)工作模式，所以確認(rèn)是PMIC沒有按照需求配置為并聯(lián)工作模式，導(dǎo)致外部直接并聯(lián)，電流倒灌損壞PMIC。

4. 原理分析

根據(jù)以上結(jié)論，我們開始討論DC-DC并聯(lián)工作這種形式為什么會存在電流倒灌風(fēng)險(xiǎn)以及哪種情況會有倒灌發(fā)生。

單電感形式

如圖2-4和圖2-5所示，對于單電感并聯(lián)這種情況，當(dāng)兩組HS-FET同時(shí)打開，兩組LS-FET同時(shí)關(guān)閉或者兩組HS-FET同時(shí)關(guān)閉，兩組LS-FET同時(shí)打開時(shí)，電流的紫色箭頭流向均正常。

圖2-4：單電感并聯(lián)鎖相

圖2-5：單電感并聯(lián)鎖相

此時(shí)我們再考慮一種極端情況，當(dāng)A組HS-FET開啟，LS-FET關(guān)閉，B組HS-FET關(guān)閉，LS-FET打開時(shí)，如圖2-6所示，紅色箭頭部分電流直接通向GND，即發(fā)生了短路，就會損壞PMIC內(nèi)部的FET，這個(gè)就符合上面遇到的情況，我們稱之為失相，圖2-6的假設(shè)失相為180°，比較極端，實(shí)際情況失相并不可控，F(xiàn)B引腳也懸空，所以才會發(fā)生很強(qiáng)烈的滋滋的電流音，因?yàn)槎搪返拇箅娏鲿r(shí)而導(dǎo)通時(shí)而斷開。如果失相180°，F(xiàn)ET會因長時(shí)間短路而燒毀。

圖2-6：單電感并聯(lián)不鎖相

基于前述的分析，可以確定對于單電感并聯(lián)的DC-DC，兩者一定要鎖相，而且鎖相為0°，如圖2-7所示，PMIC手冊的簡圖中Programmable
OSC Phase
Shift不僅僅用來調(diào)整電源時(shí)序，還會根據(jù)寄存器配置的并聯(lián)模式進(jìn)行DC-DC1和3鎖相，DC-DC2和4鎖相，后面類似這樣的使用方法一定要注意。

圖2-7：PMIC內(nèi)部四路Buck簡圖

多電感形式

在Power系列里面介紹過多相電源(Power-2：外置開關(guān)同步降壓控制器-多相多輸出)，它們的并聯(lián)就是多電感并聯(lián)，也就是一個(gè)通道配置一個(gè)儲能電感，多相里面配置的相位差多種多樣，但是不會有電流倒灌的問題，如圖2-8所示，假設(shè)兩個(gè)鎖相180°(反相狀態(tài))，即A組對電感充能，B組的電感釋能。

圖2-8：多電感并聯(lián)不鎖相

當(dāng)不考慮Cout時(shí)，采集V1、V2、V3、V4四個(gè)點(diǎn)的電壓波形如 圖2-9
，V1=12V，V2=5.7V--->6.0V--->6.3V，V3=6.3V--->6.0V--->5.7V，V4=0V。在6.0V之前，V3電壓實(shí)際略高于V2，但因?yàn)閂1的緣故，L阻抗更大，不會存在電流倒灌，在6.0V以后，V2電壓實(shí)際略高于V3，但此時(shí)L阻抗也很大，也不會有電流直接貫通到GND。(在某一微小時(shí)間段，存在Vin---L1---L2---GND，但因?yàn)長1充能，L2釋能，因此實(shí)際這個(gè)通路不會有電流，電流還是都流過Load)。考慮到Cout的存在，實(shí)際V2=V3，更加不會存在貫通電流，這個(gè)原理也是多相電源的并聯(lián)基礎(chǔ)(電流除了從電勢高處流到電勢低處以外，還會更偏向流向電勢差更大的地方，與GND的電勢差最大)。

圖2-9：圖2-8的時(shí)間段關(guān)鍵點(diǎn)波形

5. 小結(jié)

多電感形式的并聯(lián)，不用擔(dān)心電流倒灌的問題，而單電感形式的并聯(lián)，在鎖相之外可以在每個(gè)通道上再增加一個(gè)防倒灌功能，評估Iout，可以是二極管，也可以是別的電路。