報(bào)錯(cuò):cannot connect to more than 4 different clocks per region on left and right

今天在Ti180分配LVDS的時(shí)候出現(xiàn)了這個(gè)錯(cuò)誤。原因是在pinout文件中對(duì)應(yīng)的Clock Region中,不能超過4個(gè)時(shí)鐘去驅(qū)動(dòng)。

也就是GPIOR_PN_42,41,40三組差分對(duì),不能由兩組LVDS來驅(qū)動(dòng),因?yàn)槊拷MLVDS時(shí)鐘有l(wèi)vds_fast_clk和lvds_slow_clk兩個(gè),兩組就會(huì)有4個(gè)時(shí)鐘在Region clock R13區(qū)域。
Emulated MIPI RX Function | LVDS and MIPI Pairs | Clock Region |
RX_DATA_P1_I6 | GPIOR_PN_42 | R13 |
RX_DATA_N1_I6 | GPIOR_PN_42 | R13 |
RX_DATA_N0_I6 | GPIOR_PN_41 | R13 |
RX_DATA_P0_I6 | GPIOR_PN_41 | R13 |
RX_DATA_N7_I7 | GPIOR_PN_40 | R13 |
RX_DATA_P7_I7 | GPIOR_PN_40 | R13 |
-
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1901瀏覽量
133208 -
lvds
+關(guān)注
關(guān)注
2文章
1127瀏覽量
67470 -
易靈思
+關(guān)注
關(guān)注
5文章
56瀏覽量
5219
發(fā)布評(píng)論請(qǐng)先 登錄
HarmonyOS AI輔助編程工具(CodeGenie)報(bào)錯(cuò)分析
esp32cam
易靈思鈦金系列時(shí)鐘選擇功能-2 以Ti60F225為例來介紹如何實(shí)現(xiàn)下面的4選擇1時(shí)鐘選擇功能

易靈思邀您相約2025上海國(guó)際汽車工業(yè)展覽會(huì)

易靈思2025 FPGA技術(shù)研討會(huì)北京站圓滿結(jié)束
采用易靈思Ti60F100的Ti60F100I3評(píng)估板詳解

MIPI2.5G DPHY CSI2DSI demo移植 -v1

賽靈思低溫失效的原因,有沒有別的方法或者一些見解?
易靈思FPGA產(chǎn)品的主要特點(diǎn)

評(píng)論