Joongang.co.kr 20日表示，sk海力士開始招募將hbm4以3d堆棧方式直接集成到芯片上的邏輯半導(dǎo)體（cpu、gpu）設(shè)計(jì)師。

據(jù)悉，sk海力士正在與包括英偉達(dá)在內(nèi)的多家半導(dǎo)體公司討論hbm4綜合設(shè)計(jì)方法。

外電認(rèn)為，如果nvidia和sk hynix共同設(shè)計(jì)集成芯片，sk hynix的hbm4芯片很有可能通過半導(dǎo)體芯片的晶片結(jié)合技術(shù)，堆積在logic芯片上。為了實(shí)現(xiàn)存儲(chǔ)芯片與邏輯芯片的合作，共同設(shè)計(jì)是不可避免的。

如果sk海力士取得成功，不僅將改變邏輯和存儲(chǔ)半導(dǎo)體連接的方式，還將改變制造方式等業(yè)界運(yùn)營(yíng)方式。

hbm spot目前位于cpu或gpu旁邊的中間層，使用1024位接口連接邏輯芯片。sk hynix制定了將hbm4直接堆積在logic芯片上，完全消除中介層的目標(biāo)。

在某些方面，這種方式類似于amd的3d v-cache堆棧，它將l3 sram緩存封裝在cpu芯片上，但hbm提供更多容量和更便宜的性能。

由于hbm4需要2048位接口，所以hbm4中繼層非常復(fù)雜且昂貴。如果能把內(nèi)存和邏輯芯片堆在一起，從經(jīng)濟(jì)效益上看是可能的，但也提出了散熱的問題。

像nvidia h100這樣的現(xiàn)代邏輯芯片包含非常大的hbm3內(nèi)存，在提供巨大的vram帶寬的同時(shí)還能產(chǎn)生數(shù)百瓦的熱量。因此，邏輯和內(nèi)存包的放熱需要一個(gè)非常復(fù)雜的方法，這個(gè)方法甚至需要考慮液體冷卻和/或浸水的放熱。

韓國(guó)科學(xué)技術(shù)院電氣電子工學(xué)系教授Kim Jung-ho表示：“如果2~3代以后發(fā)熱問題得到解決，hbm和gpu將在沒有中介層的情況下統(tǒng)一運(yùn)行。”

業(yè)界有關(guān)負(fù)責(zé)人預(yù)測(cè)說：“在今后10年內(nèi)，半導(dǎo)體游戲的規(guī)則可能會(huì)發(fā)生變化，因此存儲(chǔ)器和邏輯半導(dǎo)體的差距可能會(huì)微乎其微。”