先進(jìn) CMOS 邏輯和先進(jìn)封裝的共同開發(fā)將是實(shí)現(xiàn)下一代高性能計(jì)算設(shè)備的關(guān)鍵。

ChatGPT 和自動(dòng)駕駛系統(tǒng)等 AI 技術(shù)的實(shí)施是每個(gè)人都在關(guān)心的問題。需要注意的是，AI 的崛起是建立在半導(dǎo)體設(shè)備制造 (SDM) 的進(jìn)步基礎(chǔ)上的，以產(chǎn)生高性能計(jì)算設(shè)備。

半導(dǎo)體器件的制造是一個(gè)快速發(fā)展的行業(yè)，擁有一系列互聯(lián)技術(shù)。該領(lǐng)域的核心要素是 CMOS 邏輯，它驅(qū)動(dòng) CPU 和 GPU。在如此快速發(fā)展的領(lǐng)域，仔細(xì)研究該技術(shù)的制造商以及他們?nèi)绾翁峁└咝阅苄酒詫?shí)現(xiàn)人工智能創(chuàng)新至關(guān)重要。

前20名先進(jìn)SDM專利擁有者

圖 1. 按專利資產(chǎn)指數(shù)衡量的組合強(qiáng)度排名前 20 位的 SDM 專利所有者

臺(tái)積電是先進(jìn)制造領(lǐng)域明顯的領(lǐng)導(dǎo)者，擁有最大的專利組合規(guī)模、活躍專利族數(shù)量和最高的專利資產(chǎn)指數(shù)（衡量專利組合累積實(shí)力的指標(biāo)）。三星排名第二，ASM International 排名第三。

在整個(gè)前 20 名中，一系列公司正在以不同的方式為行業(yè)做出貢獻(xiàn)，包括： 臺(tái)積電是一家純粹的代工廠——一家專門為客戶生產(chǎn)的合同制造商； 三星和英特爾是IDM，既生產(chǎn)自己的設(shè)計(jì)，也生產(chǎn)第三方的設(shè)計(jì)； 設(shè)備供應(yīng)商 ASM International 和 Applied Materials； 西部數(shù)據(jù)和英飛凌是集成器件制造商，只生產(chǎn)自己的設(shè)計(jì)； IBM，這是一家研發(fā)公司，進(jìn)行研發(fā)，但不大規(guī)模生產(chǎn)產(chǎn)品。 值得注意的是，IBM 和 GlobalFoundries 均出現(xiàn)在本次分析中；GlobalFoundries 于 2014 年收購了 IBM Electronics 及其專利，但 IBM 仍在繼續(xù)其半導(dǎo)體研發(fā)。

圖2：2023年9月和2020年排名前20位的SDM專利擁有者。

圖 2 概述了公司類型、總部所在地以及自 2020 年以來該領(lǐng)域的變動(dòng)。雖然分別排名第一和第二的臺(tái)積電和三星沒有發(fā)生變化，但其他參與者在每個(gè)領(lǐng)域都發(fā)生了重大變動(dòng)。其他組織的排名也發(fā)生了變化（例如，英特爾從第九名上升到第七名）。

面向未來高性能計(jì)算的 CMOS 邏輯

實(shí)現(xiàn)更低功耗和更高性能的計(jì)算需要的不僅僅是改進(jìn)；核心半導(dǎo)體制造領(lǐng)域需要實(shí)現(xiàn)革命性創(chuàng)新。CMOS 邏輯核心的晶體管需要發(fā)展到能夠縮小至 2 納米（DNA 鏈的寬度）。在這種規(guī)模下，僅僅縮小設(shè)備尺寸已經(jīng)不夠了。半導(dǎo)體器件制造商正在遇到原子尺寸和量子尺度效應(yīng)的物理限制。為了克服這些挑戰(zhàn)，過去十年來，在晶體管的設(shè)計(jì)和結(jié)構(gòu)方面投入了大量的精力和資源進(jìn)行創(chuàng)新。

圖 3. 說明不同晶體管類型的示意圖

直到 2012 年，晶體管都是平面器件，即柵極下方簡(jiǎn)單、平坦的晶體管溝道結(jié)構(gòu)，如圖 3 最左側(cè)所示。然后，在 2012 年，英特爾推出了首款商用 22 納米 3D 晶體管，稱為“FinFET ”。對(duì)于FinFET器件，柵極覆蓋鰭溝道表面的三個(gè)側(cè)面，以具有更高的電流并克服溝道寬度較小的平面結(jié)構(gòu)的問題。此后，臺(tái)積電為 Nvidia、Apple 和 AMD 等主要 CMOS 邏輯產(chǎn)品公司生產(chǎn)最先進(jìn)的 FinFET 器件，成為市場(chǎng)領(lǐng)導(dǎo)者。

十多年后，F(xiàn)inFET 的微縮已經(jīng)達(dá)到了 3nm 工藝節(jié)點(diǎn)的性能極限，需要一種更先進(jìn)的晶體管類型：環(huán)柵 (GAA) 晶體管，如圖3右側(cè)所示，GAA 晶體管的溝道完全被柵極包圍。GAA 晶體管提供比 FinFET 更好的性能，并且還可以進(jìn)一步減小器件尺寸。

圖 4. 選定專利所有者的 GAA（左）和 FinFET（右）晶體管的投資組合規(guī)模趨勢(shì)

圖 4 突出顯示了四大半導(dǎo)體邏輯器件制造商（加上 IBM）針對(duì)這兩種晶體管類型的產(chǎn)品組合規(guī)模，顯然，GAA 是這兩項(xiàng)創(chuàng)新中較新的一項(xiàng)，在過去五年中增長(zhǎng)最為顯著，而 FinFET 則在十多年來有了明顯的發(fā)展。

如今，臺(tái)積電在這兩項(xiàng)技術(shù)上都占據(jù)第一的位置。三星、IBM 和英特爾似乎也在該領(lǐng)域繼續(xù)發(fā)展，但速度要低得多。GlobalFoundries 最初的高投資組合規(guī)模是其收購 IBM 的結(jié)果，但增長(zhǎng)放緩似乎與其在 2018 年宣布放棄 7nm 工藝技術(shù)的開發(fā)有關(guān)。

對(duì)于GAA來說，2018年之前并沒有明確的領(lǐng)導(dǎo)者。2018年至2020年間，IBM似乎增加了其產(chǎn)品組合，但這種發(fā)展趨勢(shì)在接下來的幾年里并沒有以同樣的速度持續(xù)下去。三星和英特爾的增長(zhǎng)明顯，但這與臺(tái)積電的快速增長(zhǎng)相形見絀，臺(tái)積電從 2020 年到 2022 年增長(zhǎng)了四倍。

圖 5. 擁有最強(qiáng) GAA 組合的五個(gè)專利所有者的平均質(zhì)量（競(jìng)爭(zhēng)影響）與數(shù)量（組合規(guī)模）關(guān)系圖 – 氣泡大小代表專利資產(chǎn)指數(shù)衡量的組合強(qiáng)度

圖 5 顯示了這些所有者在 GAA 中的當(dāng)前地位，其質(zhì)量是通過對(duì)縱向的競(jìng)爭(zhēng)影響來衡量的，而數(shù)量是通過水平上的投資組合規(guī)模來衡量的。最暗的泡沫是 2023 年的狀態(tài)，每個(gè)較亮的泡沫都會(huì)從 2023 年回溯到 2022 年、2020 年、2018 年、2016 年和 2014 年。

如今，臺(tái)積電在投資組合規(guī)模和實(shí)力方面均處于領(lǐng)先地位。自2020年以來，臺(tái)積電的投資組合實(shí)力顯示泡沫尺寸顯著增加。此外，三星、IBM 和英特爾都擴(kuò)大了其產(chǎn)品組合的規(guī)模和質(zhì)量。這四家公司的平均專利質(zhì)量隨著其專利組合規(guī)模的增加而提高，這意味著新申請(qǐng)的專利必須與之前的專利具有相同或更高的質(zhì)量。對(duì)于不斷增長(zhǎng)的投資組合來說，情況通常并非如此，這反映了 GAA 技術(shù)的進(jìn)步。

唯一的例外是 GlobalFoundries，盡管平均質(zhì)量有所提高，但自 2018 年以來，其投資組合規(guī)模幾乎沒有變化。這反映了該公司選擇不追求 GAA 技術(shù)。

行業(yè)消息顯示，三星最近已開始在 3nm 工藝節(jié)點(diǎn)進(jìn)行 GAA 生產(chǎn)，臺(tái)積電和英特爾均宣布將在未來幾年內(nèi)開始 2nm 工藝節(jié)點(diǎn)的 GAA 生產(chǎn)。

增強(qiáng)晶體管創(chuàng)新——先進(jìn)封裝

摩爾定律指出，集成電路上的晶體管數(shù)量每?jī)赡昃蜁?huì)增加一倍，而成本的增長(zhǎng)卻極小。從歷史上看，CMOS邏輯芯片將其所有功能集成到單個(gè)片上系統(tǒng)上，例如計(jì)算核心、存儲(chǔ)器和輸入/輸出控制器。隨著現(xiàn)代半導(dǎo)體器件更多功能的需求，額外的器件（例如，高帶寬存儲(chǔ)器）通過先進(jìn)的封裝技術(shù)與邏輯芯片集成。

例如，在高性能計(jì)算中，處理器需要大量具有短互連和高數(shù)據(jù)傳輸速率的近距離內(nèi)存。這種近內(nèi)存計(jì)算要求可以通過先進(jìn)的封裝來滿足，例如英特爾的嵌入式互連橋和 Foveros。Nvidia 的 H100是先進(jìn)封裝的商業(yè)化示例，它建立在臺(tái)積電的 CoWoS 技術(shù)之上。另一個(gè)例子是AMD的MI300?，它采用臺(tái)積電的CoWoS和集成芯片系統(tǒng)（SoIC）。AMD首席執(zhí)行官蘇姿豐甚至表示，如果沒有臺(tái)積電，AMD就不可能做出MI300。

圖 6. 前 10 位專利擁有者的專利組合規(guī)模和專利資產(chǎn)指數(shù)（左）以及擁有最強(qiáng)組合的三位專利擁有者的先進(jìn)封裝組合趨勢(shì)（右）——質(zhì)量與數(shù)量圖表

圖 6 顯示了先進(jìn)封裝領(lǐng)域排名前 10 位的廠商。臺(tái)積電顯然在這一領(lǐng)域占據(jù)主導(dǎo)地位，其次是三星和英特爾。其他參與者的規(guī)模要小得多，但技術(shù)重點(diǎn)也略有不同。Adeia、美光、北京智廣芯控股、西部數(shù)據(jù)和英飛凌并不專注于 CMOS 邏輯技術(shù)。聯(lián)發(fā)科和高通是無晶圓廠專利所有者。

圖6右側(cè)突出顯示了前三名公司的發(fā)展情況。由于 CMOS 邏輯的先進(jìn)封裝取決于先進(jìn)的半導(dǎo)體器件制造能力，這三家公司有能力進(jìn)行大批量的先進(jìn)封裝來滿足人工智能的蓬勃發(fā)展。英特爾和臺(tái)積電近年來都有著積極的發(fā)展。令人印象深刻的是，臺(tái)積電憑借更大的尺寸和更高的質(zhì)量，使其穩(wěn)居第一。隨著產(chǎn)品組合規(guī)模的擴(kuò)大，三星的質(zhì)量略有下降。

擴(kuò)展摩爾定律

隨著這些單獨(dú)功能的需求，IP 模塊不斷增加，這些功能所需的電路規(guī)模也隨之增加。用于這些設(shè)備的半導(dǎo)體芯片變得如此之大以至于不易于制造。創(chuàng)新的解決方案是在單個(gè)較小的芯片或“小芯片”上制造此類IP塊，并使用先進(jìn)的封裝將它們重新組合。這種方法還允許添加計(jì)算單元的芯片和/或小芯片與其他外部存儲(chǔ)器和神經(jīng)網(wǎng)絡(luò)計(jì)算單元并將其連接起來，以提供更多的功能和性能。

對(duì)于高性能計(jì)算，芯片和小芯片之間更短的互連和更高的數(shù)據(jù)傳輸速率是必要的。將小芯片與間距僅 20 微米或更小的互連連接起來是尖端的先進(jìn)封裝，稱為細(xì)間距封裝。臺(tái)積電的 SoIC 或英特爾的 Foveros Direct 可以實(shí)現(xiàn)這一點(diǎn)，從而實(shí)現(xiàn)高性能計(jì)算。廠商（例如AMD）已經(jīng)將其采用臺(tái)積電制造的3D V-Cache 技術(shù)推向市場(chǎng)。

圖 7. 前 10 位專利所有者的細(xì)間距封裝組合規(guī)模趨勢(shì)

圖 7 反映了該領(lǐng)域的所有者及其投資組合的長(zhǎng)期發(fā)展。臺(tái)積電在這項(xiàng)尖端技術(shù)方面很早就處于領(lǐng)先地位，并在過去十年中不斷發(fā)展。然而，其他參與者并沒有看到同樣水平的持續(xù)發(fā)展。近幾年Intel開始發(fā)展，增長(zhǎng)明顯；英特爾目前的趨勢(shì)非常積極，但仍遠(yuǎn)遠(yuǎn)落后于臺(tái)積電。

展望未來

創(chuàng)新的步伐是不懈的——在先進(jìn)半導(dǎo)體 CMOS 邏輯器件制造和先進(jìn)封裝領(lǐng)域尤其如此。這兩種技術(shù)過去并行發(fā)展，但現(xiàn)在它們之間的界限正在消失。先進(jìn) CMOS 邏輯和先進(jìn)封裝的共同開發(fā)將是實(shí)現(xiàn)下一代高性能計(jì)算設(shè)備的關(guān)鍵。