引言

PCB布線(xiàn)猶如“太祖長(zhǎng)拳"，人人會(huì)使，但掌握電路原理精髓方能如同金大俠筆下之蕭峰聚賢莊大戰(zhàn)各路英豪使用太祖長(zhǎng)拳之描寫(xiě)“這一招姿勢(shì)既瀟灑大方已極，勁力更是剛中有柔，柔中有剛，武林高手畢生所盼望達(dá)到的拳術(shù)完美之境，便在這一招中表露無(wú)遺?！笔挿暹\(yùn)用太祖長(zhǎng)拳對(duì)戰(zhàn)三高僧能夠完勝，完全是仗著他的深厚內(nèi)功，了解電路工作原理是PCB Layout工程師所需要具備的內(nèi)功。

前言

C200 和 C210 電源IP都是同步降壓轉(zhuǎn)換器，與所有開(kāi)關(guān)電源轉(zhuǎn)換器一樣，在設(shè)計(jì) PCB 時(shí)必須小心，以避免后續(xù)產(chǎn)生難以解決，不可預(yù)測(cè)的問(wèn)題。

地平面選擇

PCB 中第二層最好用作接地層，這將最大可能地減少頂層過(guò)孔接地的長(zhǎng)度、減少線(xiàn)路雜散感抗，同時(shí)接地層還將充當(dāng)頂層同步降壓電源的開(kāi)關(guān)節(jié)點(diǎn)和第 3 層中敏感信號(hào)之間的法拉第屏蔽層。同樣，對(duì)于六層或者更多層數(shù)PCB，第 2 層到最后一層也最好用作接地層。通用規(guī)則，所有接地的元件引腳都應(yīng)在其附近或引腳上有接地過(guò)孔，尤其是旁路電容器。最后，應(yīng)在整個(gè)電路板空白區(qū)域添加盡可能多的接地過(guò)孔以將接地層連接在一起，這些接地過(guò)孔在功率部分的區(qū)域尤其重要，而在非功率部分的電路板空白區(qū)域中則不太重要。

Lx 走線(xiàn)阻抗損耗

如圖一所示，上圖中的黑色箭頭指向的是Lx節(jié)點(diǎn)，它是半橋輸出的開(kāi)關(guān)節(jié)點(diǎn)，連接到電感。因?yàn)樗休d大電流，所以走線(xiàn)需要很寬，以盡量減少降低系統(tǒng)效率的電阻損耗。可以參考https://www.edn.com/resistance-of-a-copper-trace-rule-of-thumb-14/ （EDN 雜志：“PCB走線(xiàn)電阻：經(jīng)驗(yàn)法則 #14”）文章，此文章介紹了一條用于快速計(jì)算由電阻損耗引起的滿(mǎn)載效率損失百分比(%LOSS)的經(jīng)驗(yàn)法則，包含如何使用“每平方歐姆”和“平方數(shù)”快速估算PCB走線(xiàn)電阻 RTRACE 的方法。

%LOSS = Vloss / VO , VO是輸出電壓

Vloss = IO * RTRACE ，IO是滿(mǎn)載電流， RTRACE是（平方數(shù)）*（歐姆/平方）

圖一: 同步降壓轉(zhuǎn)換器主開(kāi)關(guān)回路和高邊 dv/dt 節(jié)點(diǎn)

dv/dt 噪聲耦合

Lx節(jié)點(diǎn)是半橋輸出的開(kāi)關(guān)節(jié)點(diǎn)，在PWM開(kāi)關(guān)邊緣具有快速電壓變化率dv/dt，由于Lx需要很寬的走線(xiàn)滿(mǎn)足額定峰值電流的要求，所以它具有很強(qiáng)的能力將 dv/dt 噪聲耦合到同層或者其他層的敏感信號(hào)的PCB走線(xiàn)，敏感信號(hào)是指那些具有高阻抗和低電壓的信號(hào)。具有快速電壓變化率dv/dt的節(jié)點(diǎn)和敏感信號(hào)之間的雜散電容會(huì)導(dǎo)致來(lái)自前者的噪聲耦合到后者的信號(hào)中。

如果沒(méi)有接地層或者電源層充電法拉第屏蔽層，務(wù)必保證任何敏感信號(hào)的 PCB 走線(xiàn)不要在 LX 走線(xiàn)正下方的層中， 否則，由于它們之間存在雜散電容，敏感信號(hào)會(huì)被注入 dv/dt 噪聲。

此外，如圖二所示，高邊 BST引腳（柵極驅(qū)動(dòng)自舉, 圖 中的引腳 42/BST2）和連接到它的器件（C561、R741 和 D211 的陰極）具有與 LX 節(jié)點(diǎn)相同的 dv/dt,確保這些器件及其走線(xiàn)同樣不會(huì)將 dv/dt 噪聲耦合到敏感信號(hào)的的走線(xiàn)中。

圖二：自舉電路 C561、可選 R741 和 D211 、可選的續(xù)流二極管 D722

主開(kāi)關(guān)回路

再次引用圖一，電流在回路中流動(dòng)，具有高 di/dt 的同步降壓轉(zhuǎn)換器中的主開(kāi)關(guān)環(huán)路如圖所示，它由半橋主 MOSFET 以及與最近的 PVIN 旁路電容器的連接構(gòu)成。黃色曲線(xiàn)箭頭代表“輸出”電流，藍(lán)色曲線(xiàn)箭頭代表“返回”電流，它們一起形成一個(gè)電流循環(huán)，其包圍的面積需要最小化。

我們要注意的是，在絕大部分時(shí)間，電流實(shí)際上都不會(huì)在此環(huán)路中流動(dòng)，除非在很短的時(shí)間內(nèi)，PWM高邊開(kāi)啟邊沿對(duì)低邊 MOSFET Coss 充電并驅(qū)動(dòng)其體二極管反向恢復(fù)電流。相反，在此環(huán)路中的所有電流分支都具有較大的 di/dt，它們?cè)陂_(kāi)關(guān)轉(zhuǎn)換期間快速電流變化，并且這些分支的 di/dt（ 箭頭方向，不是絕對(duì)電流方向）形成一個(gè)完整的環(huán)路，如果這個(gè)環(huán)路面積很大，不僅會(huì)輻射出di/dt噪聲，而且這個(gè)大面積環(huán)路形成的雜散電感會(huì)和旁路電容形成諧振，這種諧振會(huì)在 如下圖三所示的AmP芯片半橋的PVIN 和 PGND 端子引起振鈴，嚴(yán)重的振鈴會(huì)導(dǎo)致難以預(yù)測(cè)的莫名其妙的問(wèn)題。

圖三：WebAmP C200原理圖

PCB 布局中最小化此環(huán)路面積的方法之一是相鄰層中的電流輸出和返回路徑是疊加狀態(tài)，頂層上的電流輸出在第 2 層的接地層正下方具有相應(yīng)的未被分割的返回電流路徑。實(shí)現(xiàn)這種布局的最好方法是PVIN同層引腳處放置一個(gè)小電容，并且PCB下一層就是接地層，其他較大容量的旁路電容可以布置的稍微遠(yuǎn)一些，比如放置在電路板的反面，通過(guò)較多過(guò)孔連接。所有 PVIN上的 旁路電容器都需用足夠?qū)挼淖呔€(xiàn)將旁路電容的PVIN連接到 AmP 器件的 PVIN 引腳，如果有電源層，PVIN 附近就應(yīng)該有足夠多的過(guò)孔。

低端 MOSFET 的源極引腳

低端 MOSFET 的源極引腳（標(biāo)記為“PGND”）芯片內(nèi)部沒(méi)有接地連接，此引腳需與接地層連接，此連接雜散電感越小越好。建議使用至少兩個(gè)過(guò)孔直接打在焊盤(pán)上， 通常使用鉆孔直徑為 6 mil 或 0.15 mm 的過(guò)孔。需要注意的是，PCB 制造商應(yīng)該填充并平整焊盤(pán)中的過(guò)孔，以確保SMT焊接可靠性。芯片中間的EPAD接地應(yīng)該和源極在同層相連。

過(guò)孔阻抗估算

“每平方歐姆”方法也可用于估計(jì)過(guò)孔阻抗，其中

平方數(shù)= 過(guò)孔長(zhǎng)度 / (π * 過(guò)孔直徑)

如果過(guò)孔是頂層連接到第二層，對(duì)于六層板來(lái)說(shuō)，過(guò)孔的典型值是6Mil, 因此對(duì)于6Mil直徑的過(guò)孔平方數(shù)是0.5平方。除非特殊工藝，一般過(guò)孔內(nèi)的鍍層通常只有 ? 盎司厚 (18 μm)，相比較而言，如果頂層是1盎司厚度，那么這個(gè)過(guò)孔的阻抗和頂層的1平方相同，如果頂層是2盎司厚度，這個(gè)過(guò)孔的阻抗就是2平方。如果接地層是6層板中的第5層，過(guò)孔的阻抗將增加4到5倍， 顯而易見(jiàn)，將第 2 層用作大電流連接的接地層明顯具有優(yōu)勢(shì)。

PCB 制造商可以用導(dǎo)熱和導(dǎo)電材料填充過(guò)孔， 這改善了電和熱傳導(dǎo)，這是 AmP 器件EPAD的優(yōu)勢(shì)。 可以咨詢(xún)PCB 制造商了解其電導(dǎo)率常數(shù)，以便計(jì)算其熱阻和阻抗。另外，對(duì)于熱要求苛刻的應(yīng)用，除EPAD之外，MOSFET 源極和漏極引腳還提供了額外的器件散熱路徑， 連接到這些引腳的通孔和銅線(xiàn)將有助于帶走熱量。

布線(xiàn)案例

案例一，Lx節(jié)點(diǎn)同層連接電感

圖四示例了我們以上討論的 4 個(gè)要點(diǎn)，AmP 器件EPAD連接到低側(cè)邊MOSFET 源極引腳。

圖 4：LX 走線(xiàn)使用同層的示例布局。電感位于右上角（未顯示), 圓圈顯示接地覆銅連接到低側(cè) MOSFET 源極引腳。

圖五顯示了電流環(huán)路路徑，地平面顯示為白色陰影?！拜敵觥彪娏饔命S色箭頭表示，“返回”電流用藍(lán)色箭頭表示。需要注意的是，高頻電流是以物理上最小化的環(huán)路面積流動(dòng)。在此示例中，輸出電流下方的接地層是完整的，如藍(lán)色箭頭所示，如果接地層位于下一層，則可以使環(huán)路面積物理上盡可能小。藍(lán)色箭頭所在的接地平面中的任何中斷都會(huì)增加環(huán)路面積，我們應(yīng)該避免。

圖 5：與圖 4 相同的布局，顯示圖 1 中描述的接地層（白色陰影）和高頻電流環(huán)路

案例二：Lx雙層布線(xiàn)

有時(shí)由于布局限制，Lx在頂層無(wú)法做到滿(mǎn)足峰值電流所需的走線(xiàn)寬度，但仍然需要盡可能地提高電源效率。在這種情況下，第 2 層（接地層）用于并聯(lián)Lx走線(xiàn)來(lái)分流電流。 圖六為一個(gè)類(lèi)似布線(xiàn)案例，但是我們還是要盡可能不使用接地層以減少阻抗損耗。為了實(shí)現(xiàn)合適的電流分流，第 2 層的銅島應(yīng)該盡可能在靠近電感的引腳處放置盡可能多的過(guò)孔。

必須盡可能保持電流“輸出”路徑（黃色箭頭）和“返回”路徑（藍(lán)色箭頭）的連續(xù)性，Lx引腳上連接到第二層的過(guò)孔位置(紅色小箭頭）盡可能靠近外部（右）放置，以便垂直的藍(lán)色箭頭不間斷。

圖 6：使用第 2 層與頂層并聯(lián)的布局，用于 Lx 連接到電感（未顯示，右上方）

案例三：不在焊盤(pán)上打過(guò)孔的Lx布線(xiàn)

如圖七所示，C200 源極的接地過(guò)孔應(yīng)非?？拷_（紅色箭頭“1”），最近的旁路電容器的接地過(guò)孔也需要非?？拷浣拥匾_（紅色箭頭“3”）。紅色箭頭“2”的過(guò)孔將 PVIN 節(jié)點(diǎn)連接到內(nèi)層中的走線(xiàn)（未顯示），將它放置在下方，因此不會(huì)中斷電容的輸出電流（黃色長(zhǎng)水平箭頭）。如果焊盤(pán)中沒(méi)有過(guò)孔，Lx 與電感的連接會(huì)有些窄，這或許會(huì)對(duì)效率有一些影響。

圖 7：與圖 5 相同的布局，但焊盤(pán)上不打過(guò)孔

其他需要低感抗布線(xiàn)的外圍器件
還有一些需要注意的外圍器件布線(xiàn)， 這些外圍器件需要和 AmP 器件引腳之間形成一個(gè)小的環(huán)路區(qū)域。也就是說(shuō)，它們需要相對(duì)靠近 AmP 器件，并且走線(xiàn)較短，具有接地端子的器件應(yīng)就近接地。 理論上，沒(méi)有引腳接地的器件也有各自獨(dú)立的輸出和返回路徑。這些器件如下，

? 高邊驅(qū)動(dòng)自舉肖特基 (D211)

? 柵極驅(qū)動(dòng)旁路電容器

高邊：連接到 BST2/3/6/7 引腳（圖 3 中的 BST 引腳）到 Lx
低邊：連接到 BST1/4/5/8 引腳（圖 3 中的 Vdrv 引腳）到接地層

? 可選的低邊 FET 反向并聯(lián)肖特基（圖 2 中的 D722 ), 此肖特基可以將效率提高2%，但高阻抗的走線(xiàn)會(huì)降低效率。 此肖特基二極管是可選項(xiàng)，取決于PCB面積。

輸出電容和反饋感應(yīng)

輸出電容器必須與負(fù)載具有低感抗連接，高感抗的走線(xiàn)會(huì)降低輸出電源軌的瞬態(tài)響應(yīng)。從輸出 VOUT 到 C200 反饋輸入（圖八中 R1 的底部）的電壓反饋檢測(cè)連接點(diǎn)必須位于最靠近負(fù)載的輸出電容器處。將其連接到靠近電感會(huì)降低負(fù)載瞬態(tài)性能。在原理圖和 PCB 布局中，電壓反饋?zhàn)呔€(xiàn)與 VOUT 是同一個(gè)網(wǎng)絡(luò)，但布線(xiàn)時(shí)必須小心，確保只有一個(gè)連接點(diǎn)，通常最后一個(gè)輸出電容器為采樣連接點(diǎn)。圖 八 顯示了使用單獨(dú)的層（藍(lán)色跡線(xiàn)），此單點(diǎn)連接位于靠近負(fù)載的輸出電容器附近的過(guò)孔處，不要簡(jiǎn)單地將其連接到隨機(jī)點(diǎn)的 VOUT 銅島。

圖 8：多個(gè)輸出電容器的反饋采樣點(diǎn)，藍(lán)色走線(xiàn)連接在另一層并連接到靠近最后一個(gè)電容的過(guò)孔

摘要/布線(xiàn)檢查清單

1) 第 2 層是接地層嗎？

2) C210/C200 的 Source/PGND 引腳是否有至少2 個(gè)過(guò)孔打在焊盤(pán)上以連接到接地層，或者是在引腳旁邊有過(guò)孔將其連接到接地層？

3) 最近的 PVIN 旁路電容是否以非常短的銅線(xiàn)連接到 C200/C210 的 PVIN 引腳？

4) 最近的 PVIN 旁路電容的接地焊盤(pán)是否在下方或附近有通向接地層的過(guò)孔？

5) 從源極/PGND 引腳到旁路電容器接地端子的返回路徑是否在接地層中具有不間斷的路徑，如圖 5 中的“環(huán)路電流”？

6) Lx 與電感的連接是否足夠?qū)捯詼p少電阻損耗？

7) 如果使用與電感的 Lx 連接并聯(lián)的第 2 層銅島，如圖 6 所示，在環(huán)路電流下的返回電流是否在接地層中有不間斷的路徑？

8) 敏感走線(xiàn)與 Lx 或 BST 節(jié)點(diǎn)之間是否存在有問(wèn)題的雜散電容？

9) 以下布線(xiàn)對(duì) AmP 器件引腳的雜散電感是否足夠低？

a.高邊驅(qū)動(dòng)自舉肖特基二極管

b.柵極驅(qū)動(dòng)旁路電容

i. 高邊 BST 引腳

ii.低邊 BST 引腳

c.可選的低側(cè) FET 反向并聯(lián)肖特基二極管

10) 從輸出電容到負(fù)載的連接是否具有低感抗

11) 反饋檢測(cè)點(diǎn)是否在最后一個(gè)輸出電容？

關(guān)于AnDAPT(安普芯源微電子)

AnDAPT是一家總部位于愛(ài)爾蘭都柏林的Fabless半導(dǎo)體公司，其目標(biāo)是為客戶(hù)提供完全可編程的電源管理芯片解決方案，投資者包括Intel Capital，Cisco，Altantic Bridge, Enterprise Ireland，WestSummit Capital, Vanguard等。

本文轉(zhuǎn)載自： AnDAPT微信公眾號(hào)

審核編輯 黃宇